[发明专利]一种可变模小数变频的串行信号处理方法及装置

说明书

本发明涉及一种可变模小数变频的串行信号处理方法及装置，方法包括：根据可变小数变频的模值M和内插倍数L，确定多相滤波器的原型低通滤波器的阶数和总抽头数；对原型低通滤波器进行多相分解，将抽头系数分组存入对应的RAM块中；在系统时钟的驱动下，产生串行输出的地址数据和使能信号；地址数据送到RAM块中取出抽头系数，与读入数据一起送入乘法器中相乘，将相乘结果送入与所述RAM块对应的数据累加器，在使能信号的控制下，进行数据累加输出累加结果；将输出累加结果进行级联相加求和后，在使能信号的控制下输出，作为变频后的最终结果。本发明在变速率盲区采样情况下，高效变频得到固定数字中频，并且结构简单、处理资源小，精度高。

技术领域

本发明涉及信息技术领域，尤其是一种可变模小数变频的串行信号处理方法及装置。

背景技术

当ADC的Nyquist带宽小于接收机的频率范围时，需进行变速率盲区采样，以弥补单一采样频率引入的采样盲区。为此，需引入高效多速率信号处理技术。以往，多速率数字信号处理中涉及较多的应用场景是ADC的采样率不变的前提下如何通过整数倍或小数倍抽取实现下变频的过程。比如，现有高速ADC，无论ADI还是TI的，内嵌的宽带数字下变频都是假定固定采样率不变，将整数倍或小数抽取到一个固定频率上。无法适应ADC采样率变化的射频数字化接收机的变频要求。

发明内容

鉴于上述的分析，本发明旨在提供一种可变模小数变频的串行信号处理方法及装置；用于解决变速率盲区采样的变频问题。

本发明公开了一种可变模小数变频的串行信号处理方法，包括：

根据可变小数变频的模值M和内插倍数L，确定用于变频的多相滤波器的原型低通滤波器的阶数和总抽头数；

对原型低通滤波器进行多相分解，将多相滤波器的抽头系数进行分组，每组抽头的抽头系数存入一个RAM块中；所述RAM块中的每一个数据存储地址对应存储一个抽头系数；

在系统时钟的驱动下，根据所述模值M和内插倍数L，产生串行输出的地址数据和使能信号；

所述串行输出的地址数据送到对应的RAM块中取出数据存储地址中的抽头系数，与串行读入的数据一起送入与所述RAM块对应的乘法器中相乘，将相乘结果送入与所述RAM块对应的数据累加器，在使能信号的控制下，进行数据累加输出累加结果；

将所述数据累加器的输出累加结果进行级联相加求和后，在使能信号的控制下输出，作为变频后的最终结果。

进一步地，所述地址数据和使能信号由地址产生器生成；所述地址产生器包括地址累加器、模运算模块和判断模块；

所述地址累加器，用于在系统时钟的驱动下，将内插倍数L值送入地址累加器与地址产生器输出的地址数据不断累加；

所述模运算模块，用于将地址累加器输出值与M值取模，将M值与取模结果的差作为地址产生器产生的地址数据输出；

所述判断模块，用于判断地址累加器输出值是否大于等于M值，满足则输出使能信号为1，否则为0；

在进行所述地址数据和使能信号输出时，首先将地址产生器输出的地址数据以及地址累加器输出初始值置零。

进一步地，所述可变小数变频的模值M＝{f_s1,f_s2,...,f_sm}/D；其中，f_s1、f_s2、…、f_sm分别是变速率ADC的m个采样频率，D为在可变小数变频之前对ADC采样数据进行固定抽取的倍数；

内插倍数L的取值为L＝1,2,3,...M-1。

进一步地，确定所述多相滤波器的原型低通滤波器包括：