[发明专利]半导体器件的隔离的形成方法

说明书

本发明提供一种半导体器件的隔离的形成方法，所述方法包括：提供衬底，该衬底包括第一区域和第二区域；在衬底上形成图案化的硬掩膜层；以图案化的硬掩膜层为掩膜对衬底进行第一次刻蚀，在第一区域形成若干第一沟槽，在第二区域形成若干第二沟槽，第一沟槽的宽度小于第二沟槽的宽度，第一沟槽的深度小于第二沟槽的深度；在图案化的硬掩膜层的上表面及第一沟槽和第二沟槽各自的底面和侧壁形成牺牲层；以牺牲层为掩膜，沿第一沟槽对衬底进行第二次刻蚀，直至第一沟槽的深度与第二沟槽的深度基本相同；去除残留的牺牲层。本发明能够减轻硅刻蚀负载效应。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的隔离的形成方法。

背景技术

在半导体衬底上形成浅沟槽隔离(Shallow Trench Isolation，STI)时，光罩局部的开口面积大小会对硅刻蚀的刻蚀速率有很大影响，于是会出现刻蚀负载效应。如图1所示，在衬底刻蚀过程中，由于图形的尺寸不同，导致刻蚀深度不同，宽的图形刻蚀深，窄的图形刻蚀浅，形成与图形尺寸相关的负载效应。这种负载效应会引起半导体器件的断层缺陷，因此必须想办法克服这种与图形尺寸相关的负载效应。

发明内容

为解决上述问题，本发明提供一种半导体器件的浅沟槽隔离的形成方法，能够减轻硅刻蚀负载效应。

本发明提供一种半导体器件的浅沟槽隔离的形成方法，包括：

提供衬底，所述衬底包括第一区域和第二区域；

在所述衬底上形成图案化的硬掩膜层；

以图案化的所述硬掩膜层为掩膜对所述衬底进行第一次刻蚀，在所述第一区域形成若干第一沟槽，在所述第二区域形成若干第二沟槽，所述第一沟槽的宽度小于所述第二沟槽的宽度，所述第一沟槽的深度小于所述第二沟槽的深度；

形成牺牲层，所述牺牲层覆盖图案化的所述硬掩膜层的上表面及所述第一沟槽和所述第二沟槽各自的底面和侧壁；

以所述牺牲层为掩膜，沿所述第一沟槽对所述衬底进行第二次刻蚀，直至所述第一沟槽的深度与所述第二沟槽的深度基本相同；

去除残留的所述牺牲层。

可选地，所述牺牲层通过化学气相沉积或者原子层沉积形成。

可选地，所述牺牲层的材料为SiO₂。

可选地，采用干法刻蚀工艺对所述衬底进行第一次刻蚀，刻蚀气体为HBr和O₂的混合气体。

可选地，沿所述第一沟槽对所述衬底进行第二次刻蚀之前，所述方法还包括：

去除所述第一沟槽底面和侧壁以及所述第二沟槽侧壁的牺牲层。

可选地，采用干法刻蚀去除所述第一沟槽底面和侧壁以及所述第二沟槽侧壁的牺牲层，刻蚀气体为包括CF₄和O₂的混合气体。

可选地，采用干法刻蚀工艺对所述衬底进行第二次刻蚀，刻蚀气体为HBr和O₂的混合气体。

可选地，采用湿法刻蚀去除残留的所述牺牲层。

可选地，所述半导体器件为DRAM。

可选地，所述隔离为浅沟槽隔离，所述第一区域为存储区，所述第二区域为外围区。

本发明提供的半导体器件的浅沟槽隔离的形成方法，第一次刻蚀在衬底上得到开口宽度不同且具有不同刻蚀深度的沟槽，利用刻蚀较深的沟槽底面的牺牲层为掩膜，对刻蚀深度较浅的沟槽进行二次刻蚀，使得开口宽度不同的沟槽能够具有相同的刻蚀深度。本发明通过分步的刻蚀工艺来消除开口不同的区域刻蚀深度不同这种现象。

附图说明