[发明专利]存储器装置的系统内测试

说明书

本申请涉及存储器装置的系统内测试。实例系统包含处理资源和耦合到被测系统SUT和所述处理资源的配电板。所述SUT包含存储器装置。所述配电板可经配置以向所述SUT提供电力、将来自所述SUT的第一信号传达到所述处理资源，且将第二信号提供到所述SUT，所述第二信号在所述SUT的操作期间模拟向所述SUT的输入。所述处理资源可经配置以接收选自函数库的函数，以在所述存储器装置的测试期间执行并使得所述配电板在所述SUT的所述测试期间提供所述第二信号。

技术领域

本公开总体涉及半导体存储器和方法，且更具体涉及有关存储器装置的系统级系统内测试的设备和方法。

背景技术

存储器装置通常作为计算系统中的内部半导体集成电路提供。存在许多不同类型的存储器，包括易失性和非易失性存储器。易失性存储器可能需要电力来维护其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未供电时保留所存储的数据来提供持久数据，且可包含NAND闪存、NOR闪存及可变电阻存储器(例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，如自旋转移力矩随机存取存储器(STT RAM),等)。

计算系统常常包含若干处理资源(例如，一或多个处理器)，所述处理资源可以检索和执行指令并将所执行指令的结果存储到适当位置。处理资源可以包括若干功能单元，如算术逻辑单元(ALU)电路、浮点单元(FPU)电路和组合逻辑块，例如，所述功能单元可以用于通过对数据(例如，一或多个操作数)执行如AND、OR、NOT、NAND、NOR和XOR的逻辑运算以及反(例如，反演)逻辑运算来执行指令。例如，功能单元电路可以用于通过若干逻辑运算对操作数执行算术运算，如加、减、乘和除。

计算系统中的若干组件可能涉及提供指令到功能单元电路以用于执行。例如，可以通过如控制器和/或主处理器的处理资源来执行所述指令。数据(例如，操作数，将对所述操作数执行指令)可以存储在可由功能单元电路访问的存储器阵列中。指令和数据可以从存储器阵列检索，且在功能单元电路开始对数据执行指令之前对所述指令和数据进行排序和/或缓冲。此外，由于可以通过功能单元电路在一或多个时钟周期内执行不同类型的运算，因此还可以对指令和数据的中间结果进行排序和/或缓冲。

发明内容

在一个方面中，本申请提供了一种用于存储器装置的系统内测试的系统，其包括：处理资源；以及配电板，其耦合到被测系统(SUT)和所述处理资源，其中所述SUT包含存储器装置，其中所述配电板经配置以：向所述SUT提供电力；将来自所述SUT的第一信号传达到所述处理资源；并且向所述SUT提供第二信号，所述第二信号模拟在所述SUT的操作期间对所述SUT的输入；并且其中所述处理资源经配置以：接收选自函数库的函数，以在所述存储器装置的测试期间执行；并且使所述配电板在所述SUT的所述测试期间提供所述第二信号。

在另一个方面中，本申请进一步提供了一种用于存储器装置的系统内测试的方法，其包括：接收选自应用编程接口(API)函数库的至少一个API函数，其中所述API函数库与被测系统(SUT)的存储器装置的系统级系统内测试相关联；执行所述至少一个所选API函数，以执行所述存储器装置的系统级系统内测试；在所述系统级系统内测试期间，确定所述SUT的数据日志文件是否包含特定文本字符串；以及响应于确定所述数据日志文件包含所述特定文本字符串，向诊断装置提供触发信号。