[发明专利]一种低功耗控制电路以及一种低功耗电子产品

说明书

本申请公开了一种低功耗控制电路，包括：电路功能模块；与电路功能模块相连的电源模块；输入控制管脚，分别与电路功能模块和电源模块相连，用于接收外部电路所发送的输入控制信号，并对电路功能模块和电源模块进行控制；计时模块，分别与电源模块和输入控制管脚相连，用于当检测到输入控制管脚接收到超过预设时长的低电平信号时，则向输入控制管脚发送相应的反馈信号，以利用输入控制管脚将电源模块关断，并使电路功能模块进入低功耗待机模式。显然，相比于现有技术中需要利用外围电路来触发低功耗控制电路进入低功耗待机模式而言，通过这样的设置方式就可以显著减少低功耗控制电路在进入低功耗待机模式时所需要的管脚资源占用量和设计成本。

技术领域

本发明涉及电力电子技术领域，特别涉及一种低功耗控制电路以及一种低功耗电子产品。

背景技术

随着电力电子技术的不断发展，对于电子产品的能耗量也提出了较高的设计要求。在现有技术中，为了使得电子产品消耗较低的能耗量，一般会在电子产品中内置低功耗控制电路来使得电子产品在处于待机模式时进入低功耗待机模式。其中，在低功耗控制电路中通常会设置有实现各种功能的电路功能模块和用于对电路功能模块进行供电的电源模块，而低功耗控制电路进入低功耗待机模式的实现原理是：通过额外所设置的外围电路先将用于对电路功能模块进行供电的电源模块关断，然后，通过电源模块的断电来使得低功耗控制电路中的电路功能模块进入低功耗待机模式。但是，此种设置方式不仅需要占用低功耗控制电路中较多的管脚资源，而且，设置外围电路也需要较高的设计成本。目前，针对这一技术问题，还没有较为有效的解决办法。

由此可见，如何减少低功耗控制电路在进入低功耗待机模式时所需要的管脚资源占用量以及设计成本，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种低功耗控制电路以及一种低功耗电子产品，以减少低功耗控制电路在进入低功耗待机模式时所需要的管脚资源占用量以及设计成本。其具体方案如下：

一种低功耗控制电路，包括：

电路功能模块；

电源模块，与所述电路功能模块相连，用于提供能量来源；

输入控制管脚，分别与所述电路功能模块和所述电源模块相连，用于接收外部电路所发送的输入控制信号，并对所述电路功能模块和所述电源模块进行控制；

计时模块，分别与所述电源模块和所述输入控制管脚相连，用于当检测到所述输入控制管脚接收到超过预设时长的低电平信号时，则向所述输入控制管脚发送相应的反馈信号，以利用所述输入控制管脚将所述电源模块关断，并使所述电路功能模块进入低功耗待机模式。

优选的，所述计时模块具体为计时器。

优选的，所述计时模块具体为具有计时功能的逻辑门电路。

优选的，所述输入控制管脚具体为双全桥驱动电路芯片中的输入控制管脚。

优选的，所述输入控制管脚具体为三相无刷电机驱动芯片中的输入控制管脚。

优选的，所述电源模块具体为LDO。

优选的，所述LDO包括第一电阻、第二电阻、第三电阻、第一NMOS管、第一PMOS管、第二PMOS管；

其中，所述第一电阻的第一端与高压电源相连，所述第一电阻的第二端与所述第一NMOS管的源极相连，所述第一NMOS管的栅极用于接收所述LDO所产生的偏置电流，所述第一NMOS管的漏极与所述第二电阻的第一端相连，所述第二电阻的第二端分别与所述第一PMOS管的漏极和所述第二PMOS管的栅极相连，所述第一PMOS管的栅极与所述计时模块相连，所述第一PMOS管的源极接地，所述第二PMOS管的漏极与所述第三电阻的第一端相连，所述第二PMOS管的源极接地，所述第三电阻的第二端与低压电源相连，并且，所述第三电阻的第一端为所述LDO的控制端。