[发明专利]制作集成电路的方法在审

申请号：	202010703788.8	申请日：	2020-07-21
公开（公告）号：	CN113053817A	公开（公告）日：	2021-06-29
发明（设计）人：	苏品岱;江庭玮;庄惠中;周雅琪;卢麒友	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L21/8234	分类号：	H01L21/8234;H01L27/02
代理公司：	北京律诚同业知识产权代理有限公司 11006	代理人：	徐金国
地址：	中国台湾新竹市***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	制作集成电路方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

一种制作集成电路的方法，包括在电子设计自动化(electronic design automation，EDA)系统中从单元数据库为集成电路布局选择第一单元与第二单元的步骤，其中第一与第二单元各自有单元主动区、单元栅极电极、第一组鳍片中至少一鳍片和单元边界区域，且各单元在暴露侧亦有主动区；以及将第一暴露侧紧贴第二暴露侧放置在单元边界的步骤。该方法也包括第一组鳍片中至少一鳍片和第二组鳍片中至少一鳍片跨单元边界排列的操作。

技术领域

本公开涉及一种制作集成电路的方法。

背景技术

集成电路制作方法包括为了在集成电路中增加晶体管与其他电路元件的数量，以减少单元面积为目标的集成电路(IC)设计操作。晶体管与其他电路元件增加的数量增长了集成电路功能性，并与每个晶体管制造成本的减少有关。IC设计操作包括单元面积测量操作，以及互连结构导线绕线调整。

基板上晶体管与其他电路元件的单元面积，限制了以减少集成电路面积为目标的IC设计操作。当布局中的单元开始直接接触，之后对基板上各层集成电路布局的改变不会进一步减少集成电路的面积。

发明内容

本公开关于制作集成电路的方法的范围，包括以下操作：从电子设计自动化(EDA)系统中的单元数据库，为了集成电路布局选择第一单元与第二单元，其中第一单元具有第一单元主动区、第一栅极电极、第一组鳍片的至少一鳍片和第一单元边界区域，第一单元主动区具有第一暴露侧，且第二单元具有第二单元主动区、第二栅极电极、第二组鳍片的至少一鳍片和第二单元边界区域，第二单元主动区具有第二暴露侧；以及将第一暴露侧紧贴第二暴露侧放置在单元边界。方法也包括对齐排列第一组鳍片中至少一鳍片和第二组鳍片中至少一鳍片的操作。

附图说明

图1是根据本公开至少一实施例的半导体装置的方块图；

图2A是根据一些实施例的集成电路的俯视图；

图2B至图2C是根据一些实施例的集成电路的截面图；

图3是根据一些实施例的修改集成电路布局的方法流程图；

图4是根据一些实施例的集成电路布局的俯视图；

图5是根据一些实施例的集成电路布局的俯视图；

图6是根据一些实施例的集成电路布局的俯视图；

图7是根据一些实施例的集成电路布局的俯视图；

图8是根据一些实施例的集成电路布局的俯视图；

图9是根据一些实施例的集成电路布局的截面图；

图10是根据一些实施例的电子设计自动化(EDA)系统的方块图；