[发明专利]提升高压集成电路防负电流闩锁能力的保护环及实现方法

权利要求书

1.一种提升高压集成电路防负电流闩锁能力的保护环，包括：

半导体衬底(80)；

依次生成于所述半导体衬底(80)中的第一高压N阱(60)、第二高压P阱(71)、第二高压N阱(61)以及第一高压P阱(70)，各高压阱之间上方用浅沟道隔离层(10)隔离；

高浓度P型掺杂(22)、P型扩散区(40)以及高浓度N型掺杂(24)依次设置于所述第一高压N阱(60)上部，所述P型扩散区(40)内上部设置高浓度P型掺杂(23)，所述P型扩散区(40)以及高浓度N型掺杂(24)之间用浅沟道隔离层(10)隔离，所述高浓度N型掺杂(24)另一侧为用于分隔第一高压N阱(60)与第二高压P阱(71)的浅沟道隔离层(10)，高浓度P型掺杂(25)、高浓度N型掺杂(26)分别设置于第二高压P阱(71)、第二高压N阱(61)上部，高浓度P型掺杂(27)、N型扩散区(50)及高浓度N型掺杂(29)依次设置于所述第一高压P阱(70)上部，所述高浓度P型掺杂(27)、N型扩散区(50)之间用浅沟道隔离层(10)隔离，所述N型扩散区(50)内上部设置高浓度N型掺杂(28)，所述高浓度P型掺杂(27)设置于用于分隔第二高压N阱(61)与第一高压P阱(70)的浅沟道隔离层(10)和所述第一高压P阱(70)内所述N型扩散区(50)左侧的浅沟道隔离层(10)之间；

所述高浓度P型掺杂(22)及P型扩散区(40)之间上方设置第一栅极(30)，以及所述高浓度N型掺杂(29)和N型扩散区(50)之间上方设置第二栅极(31)；

在高浓度P型掺杂(22)、高浓度N型掺杂(29)上方各引出连接线，分别接电源Vcc和地Vss；在高浓度N型掺杂(24)、高浓度P型掺杂(25)、高浓度P型掺杂(27)上方引出连接线PGR1、PGR2、NGR1，分别连接电源Vcc、地Vss、地Vss；所述高浓度N型掺杂(26)上方引出连接线连接一电阻R后再连接至电源Vcc，在高浓度P型掺杂(23)、高浓度N型掺杂(28)上方引出连接线连接在一起并连接至IO端。

2.如权利要求1所述的一种提升高压集成电路防负电流闩锁能力的保护环，其特征在于：所述电阻R为非金属硅化多晶硅电阻。

3.如权利要求2所述的一种提升高压集成电路防负电流闩锁能力的保护环，其特征在于：所述电阻R的阻值范围为100～5000ohm。

4.如权利要求3所述的一种提升高压集成电路防负电流闩锁能力的保护环，其特征在于：于所述半导体衬底(80)中从左至右依次生成所述第一高压N阱(60)、第二高压P阱(71)、第二高压N阱(61)以及第一高压P阱(70)。

5.如权利要求4所述的一种提升高压集成电路防负电流闩锁能力的保护环，其特征在于：于所述高浓度P型掺杂(23)左侧、于所述P型扩散区(40)内设置浅沟道隔离层(10)。

6.如权利要求5所述的一种提升高压集成电路防负电流闩锁能力的保护环，其特征在于：于所述高浓度N型掺杂(28)右侧、于所述N型扩散区(50)内设置浅沟道隔离层(10)，所述高浓度N型掺杂(26)、第一高压P阱(70)与高浓度N型掺杂(28)构成寄生NPN三极管结构，高浓度N型掺杂(28)构成该寄生NPN三极管的发射极，高浓度N型掺杂(26)构成该寄生NPN三极管的集电极，而第一高压P阱(70)则构成该寄生NPN三极管的基极。

7.如权利要求1所述的一种提升高压集成电路防负电流闩锁能力的保护环，其特征在于：所述高浓度P型掺杂(22)、P型扩散区(40)以及高浓度N型掺杂(24)从左至右依次设置于所述第一高压N阱(60)上部。

8.如权利要求1所述的一种提升高压集成电路防负电流闩锁能力的保护环，其特征在于：所述高浓度P型掺杂(27)、N型扩散区(50)及高浓度N型掺杂(29)从左至右依次设置于所述第一高压P阱(70)上部。

9.一种提升高压集成电路防负电流闩锁能力的保护环的实现方法，其特征在于：在现有保护环结构的高浓度N型掺杂(26)上先串联一个非金属硅化多晶硅电阻再连接至电源Vcc，以避免寄生NPN三极管被误触发后进入维持导通状态；

所述实现方法包括如下步骤：

步骤S1，提供一半导体衬底，并于该半导体衬底中依次生成第一高压N阱(60)、第二高压P阱(71)、第二高压N阱(61)以及第一高压P阱(70)，各高压阱之间上方用浅沟道隔离层(10)隔离；

步骤S2，于第一高压N阱(HVNW)60上部依次设置高浓度P型掺杂(22)、P型扩散区(40)以及高浓度N型掺杂(24)，所述P型扩散区(40)以及高浓度N型掺杂(24)之间设置浅沟道隔离层(10)隔离，所述高浓度N型掺杂(24)另一侧为用于分隔第一高压N阱(60)与第二高压P阱(71)的浅沟道隔离层(10)，于第二高压P阱(71)、第二高压N阱(61)上部分别设置高浓度P型掺杂(25)、高浓度N型掺杂(26)，于所述第一高压P阱(70)上部依次设置高浓度P型掺杂(27)、N型扩散区(50)及高浓度N型掺杂(29)，所述高浓度P型掺杂(27)、N型扩散区(50)之间设置浅沟道隔离层(10)隔离，所述N型扩散区(50)内上部设置高浓度N型掺杂(28)，所述高浓度P型掺杂(27)设置于用于分隔所述第二高压N阱(61)与第一高压P阱(70)的浅沟道隔离层(10)和所述第一高压P阱(70)内所述N型扩散区(50)左侧的浅沟道隔离层(10)之间；

步骤S3，于所述高浓度P型掺杂(22)及P型扩散区(40)之间上方设置第一栅极(30)，以及于所述高浓度N型掺杂(29)和所述N型扩散区(50)之间上方设置第二栅极(31)；

步骤S4，在所述高浓度P型掺杂(22)、高浓度N型掺杂(29)上方各引出连接线，分别接电源Vcc和地Vss；在高浓度N型掺杂(24)、高浓度P型掺杂(25)、高浓度P型掺杂(27)上方引出连接线PGR1、PGR2、NGR1，分别连接电源Vcc、地Vss、地Vss；所述高浓度N型掺杂(26)上方引出连接线连接所述非金属硅化多晶硅电阻R后再连接至电源Vcc，在高浓度P型掺杂(23)、高浓度N型掺杂(28)上方引出连接线连接在一起并连接至IO端。