[发明专利]一种数据同步方法、装置、设备及存储介质

说明书

本申请公开了一种数据同步方法、装置、设备及存储介质。该方法应用于PCIE非透明桥，步骤包括：获取本地处理器架构中处理器之间的内存地址映射关系；接收由源处理器传入的待同步数据以及待同步数据的源内存地址；根据内存地址映射关系获取与源内存地址对应的目的内存地址；将待同步数据发送至目的处理器的目的内存地址。本方法在处理器平台中各处理器的内存地址离散且不连续的场景下，通过建立不同处理器之间的内存地址映射关系，进而根据内存地址映射关系进行处理器之间的内存数据同步，相对确保了通过PCIE非透明桥进行处理器之间数据同步的整体准确性以及可靠性。本申请还提供一种数据同步装置、设备及存储介质，有益效果同上所述。

技术领域

本申请涉及数据存储领域，特别是涉及一种数据同步方法、装置、设备及存储介质。

背景技术

在数据存储领域，数据存储的可靠性尤为重要。存储整机的可靠性离不开所挂设备，同步数据的可靠性。

PCIE(peripheral component interconnect express，高速串行计算机扩展总线标准)非透明桥(NTB)通常用于嵌入式智能输入输出板卡，它连接两个独立的处理器域,从设备侧的资源和地址对主设备侧的主系统是不可见的。允许从设备侧的本地处理器独立地配置和控制其子系统。从设备侧和主设备侧的地址完全独立。PCIE非透明桥能够在存储设备的处理器之间起到同步数据的重要作用，进而通过实现存储设备的数据在处理器之间相冗余，保证数据的可靠存储，处理器之间数据同步的过程，本质上是处理器之间基于处理器芯片将数据同步至内存的过程。随着存储设备及存储设备所包含的处理器芯片的不断发展，处理器芯片的架构及种类有了更多的选择，存储设备的中的多个处理器之间已不限于基于x86平台的处理器芯片实现数据同步。对于x86平台以外的处理器平台而言，内存地址往往具有离散且不连续的特征，在此情况下，难以确保通过PCIE非透明桥进行处理器之间数据同步的整体准确性以及可靠性。

由此可见，提供一种数据同步方法，以相对确保通过PCIE非透明桥进行处理器之间数据同步的整体准确性以及可靠性，是本领域技术人员需要解决的问题。

发明内容

本申请的目的是提供一种数据同步方法、装置、设备及存储介质，以相对确保通过PCIE非透明桥进行处理器之间数据同步的整体准确性以及可靠性。

为解决上述技术问题，本申请提供一种数据同步方法，应用于PCIE非透明桥，包括：

获取本地处理器架构中处理器之间的内存地址映射关系；

接收由源处理器传入的待同步数据以及待同步数据的源内存地址；

根据内存地址映射关系获取与源内存地址对应的目的内存地址；

将待同步数据发送至目的处理器的目的内存地址。

优选地，获取本地处理器架构中处理器之间的内存地址映射关系，包括：

获取本地处理器架构中各处理器的内存容量以及内存槽的内存地址分布信息；

根据内存容量以及内存地址分布信息计算得到内存地址映射关系。

优选地，在将待同步数据发送至目的处理器的目的内存地址之前，方法还包括：

获取目的内存地址下的原始数据；

判断原始数据是否与待同步数据一致；

如果原始数据与待同步数据一致，则停止同步待同步数据；

否则，执行将待同步数据发送至目的处理器的目的内存地址的步骤。

优选地，在将待同步数据发送至目的处理器的目的内存地址之前，方法还包括：

判断源处理器与目的处理器之间是否处于通信连通状态；