[发明专利]包括页缓冲器的半导体存储器装置

权利要求书

1.一种半导体存储器装置，该半导体存储器装置包括：

限定在电路芯片上的锁存器；

限定在层叠在所述电路芯片上的第一存储器芯片中的位线选择晶体管；以及

限定在层叠在所述第一存储器芯片上的第二存储器芯片中的位线选择晶体管，

其中，所述位线选择晶体管与所述锁存器交换数据。

2.根据权利要求1所述的半导体存储器装置，其中，所述第一存储器芯片的所述位线选择晶体管和所述第二存储器芯片的所述位线选择晶体管共享贯穿芯片互连器，该贯穿芯片互连器被设置为横穿层叠的所述第一存储器芯片和所述第二存储器芯片。

3.根据权利要求1所述的半导体存储器装置，其中，所述第一存储器芯片的所述位线选择晶体管和所述第二存储器芯片的所述位线选择晶体管被控制为同时导通或截止。

4.根据权利要求1所述的半导体存储器装置，其中，所述第一存储器芯片的所述位线选择晶体管和所述第二存储器芯片的所述位线选择晶体管被控制为单独地导通或截止。

5.根据权利要求1所述的半导体存储器装置，

其中，所述第一存储器芯片和所述第二存储器芯片中的每一个包括联接在位线与源极板之间的存储器单元阵列，并且

其中，各个所述存储器单元阵列包括存储数据的多个存储块，并且联接到所述第一存储器芯片或所述第二存储器芯片，并且

其中，所述第一存储器芯片和所述第二存储器芯片中的每一个还包括第一擦除电压通过晶体管，该第一擦除电压通过晶体管联接到所述位线以在擦除操作中将擦除电压施加到所述位线。

6.根据权利要求5所述的半导体存储器装置，其中，在所述擦除操作中，所述第一存储器芯片的所述第一擦除电压通过晶体管和所述第二存储器芯片的所述第一擦除电压通过晶体管被控制为单独地导通或截止，并且

其中，所述擦除电压被施加到包括所选存储块的存储器芯片的所述位线，并且所述擦除电压不被施加到不包括所述所选存储块的存储器芯片的所述位线。

7.根据权利要求1所述的半导体存储器装置，其中，所述第一存储器芯片和所述第二存储器芯片中的每一个还包括第二擦除电压通过晶体管，该第二擦除电压通过晶体管联接到源极板以在擦除操作中将擦除电压施加到所述源极板。

8.根据权利要求7所述的半导体存储器装置，其中，所述第一存储器芯片的所述第二擦除电压通过晶体管和所述第二存储器芯片的所述第二擦除电压通过晶体管被控制为单独地导通或截止，并且

其中，在所述擦除操作中，所述擦除电压被施加到包括所选存储块的存储器芯片的所述源极板，并且所述擦除电压不被施加到不包括所述所选存储块的存储器芯片的所述源极板。

9.根据权利要求1所述的半导体存储器装置，其中，所述第一存储器芯片和所述第二存储器芯片中的每一个还包括：

耦合电容器，该耦合电容器包括位线、与所述位线交叠的布线以及设置在所述位线和所述布线之间的介电层；以及

第三擦除电压通过晶体管，该第三擦除电压通过晶体管联接到源极板和所述布线，并且被配置为在擦除操作中将擦除电压传送至所述源极板和所述布线。

10.根据权利要求9所述的半导体存储器装置，其中，所述第一存储器芯片的所述第三擦除电压通过晶体管和所述第二存储器芯片的所述第三擦除电压通过晶体管被控制为单独地导通或截止，并且

其中，在所述擦除操作中，所述擦除电压被施加到包括所选存储块的存储器芯片的所述源极板和所述布线，并且所述擦除电压不被施加到不包括所述所选存储块的存储器芯片的所述源极板和所述布线。