[发明专利]半导体结构及其形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底，在所述衬底上形成伪栅极结构；在所述伪栅极结构两侧的衬底内分别形成第一开口，所述第一开口具有与伪栅极结构相邻的沟道侧壁；在沟道侧壁表面形成阻挡层，以使所述第一开口形成第二开口；在所述第二开口内形成覆盖层。所述阻挡层可以有效地阻挡源漏掺杂离子向沟道区的扩散，从而抑制了短沟道效应问题。

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

背景技术

在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。

随着半导体技术的不断发展，鳍式场效应晶体管栅极尺寸也在不断的降低。此时，硼、磷掺杂离子分布宽度成为影响鳍式场效应晶体管的短沟道效应(short channeleffect,SCE)的重要因素。同时，瞬态加强扩散(transient enhanced diffusion,TED)导致的硼、磷掺杂离子扩散，不仅影响了短沟道效应，也影响了晶体管沟道迁移率，结电容，和漏电等性能。

采用现有鳍式场效应晶体管形成的半导体结构，性能亟需提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，在所述衬底上形成伪栅极结构；在所述伪栅极结构两侧的衬底内分别形成第一开口，所述第一开口具有与伪栅极结构相邻的沟道侧壁；在沟道侧壁表面形成阻挡层，以使所述第一开口形成第二开口；在所述第二开口内形成覆盖层。

可选的，所述阻挡层的材料包括碳化硅。

可选的，所述阻挡层沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层沿沟道长度方向的尺寸为3纳米～7纳米。

可选的，所述衬底包括：基底、以及位于所述基底表面的鳍部。

可选的，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构位于部分所述鳍部的顶部表面和侧壁表面。

可选的，所述伪栅极结构包括：伪栅极层以及位于伪栅极层侧壁表面的第一侧墙。

可选的，所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

可选的，所述第一侧墙的厚度为3纳米～7纳米。

可选的，所述第一开口暴露出所述第一侧墙底部。

可选的，所述阻挡层的形成方法包括：在所述第一开口内形成初始阻挡层；以所述第一侧墙为掩膜，刻蚀所述初始阻挡层直至暴露出所述第一开口底部，形成所述阻挡层和所述第二开口。

可选的，所述初始阻挡层的形成工艺为外延生长工艺。

可选的，刻蚀所述初始阻挡层的工艺包括干法刻蚀。

可选的，所述第一开口的形成方法包括：在所述伪栅极结构两侧的衬底内形成初始第一开口；在初始第一开口的侧壁表面和底部表面形成第一外延层，且所述第一外延层内具有第一掺杂离子。

可选的，所述第一外延层的形成工艺为外延生长工艺；所述第一外延层材料包括碳化硅或磷化硅，且所述第一掺杂离子为N型离子；所述第一外延层的材料包括硅锗，且所述第一掺杂离子为P型离子。

可选的，在形成所述阻挡层之前，对所述第一外延层进行表面处理，以减小所述第一外延层表面的粗糙度。

可选的，所述表面处理的工艺为干法刻蚀和湿法刻蚀中的一者或两者。