[发明专利]SOI晶体管及其制造方法有效
申请号: | 202010672121.6 | 申请日: | 2020-07-14 |
公开(公告)号: | CN111725299B | 公开(公告)日: | 2023-03-24 |
发明(设计)人: | 刘俊文 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/786;H01L21/336 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | soi 晶体管 及其 制造 方法 | ||
本申请涉及半导体集成电路制造技术领域,具体涉及一种SOI晶体管及其制造方法。其中,该SOI晶体管包括:衬底层,衬底层上依次沉积形成隔离层和SOI层,SOI层包括有源区;沟道隔离结构,包围在SOI有源区的外周;栅极结构,栅极结构设于有源区上,设置栅极结构的有源区为栅区;第一导电类型杂质离子区,包括两个,分别形成于栅区的两侧。体接触区,体接触区形成于,靠近其中第一导电类型杂质离子区一侧的有源区中;浅沟槽隔离结构,浅沟槽隔离结构设于体接触区,和,靠近体接触区的第一导电类型杂质离子区之间。该SOI晶体管及其制造方法能够避免顶层硅中聚集电荷的同时,能够很好地解决了器件将体接触区单独引出的问题。
技术领域
本申请涉及半导体集成电路制造技术领域,具体涉及一种SOI晶体管及其制造方法。
背景技术
半导体器件已获得高性能、高速度、以及经济有效的结合。随着半导体器件的高度集成进程不断深入,其操作和结构方面出现各种各样的问题。例如,由于半导体器件的微型化,平面场效应管的沟道长度变得越来越短,短沟道效应、寄生电容、漏电流问题逐渐凸显。
为了解决上述问题,相关技术通常采用绝缘体上硅(SiliconOnInsulator,SOI)晶体管。即采用SOI技术,在位于半导体衬底层上方,相对薄的顶层硅中形成有源器件,该顶层硅和半导体衬底层之间覆盖有隔离层,以实现集成电路中有源器件的介质隔离,减小寄生电容,提高运行速度。
但是,对于相关技术中的SOI晶体管易受浮置体效应的影响,其顶层硅通常与半导体衬底层之间隔离并经常保持浮动即浮体效应,顶层硅中容易聚集电荷,这对沟道状态,漏击穿电压造成不利影响,从而影响器件的性能。
发明内容
本申请提供了一种SOI晶体管及其制造方法,该SOI晶体管及其制造方法能够避免顶层硅中聚集电荷的同时,能够很好地解决了器件将体接触区单独引出的问题。
作为本申请的第一方面,提供一种SOI晶体管,该SOI晶体管包括:
衬底层,所述衬底层上依次沉积形成隔离层和SOI层,所述SOI层包括有源区;
沟道隔离结构,所述沟道隔离结构包围在所述SOI有源区的外周;
栅极结构,所述栅极结构设于所述有源区上,设置所述栅极结构的有源区为栅区;
第一导电类型杂质离子区,所述第一导电类型杂质离子区包括两个,分别形成于所述栅区的两侧。
体接触区,所述体接触区形成于,靠近其中一所述第一导电类型杂质离子区一侧的所述有源区中;
浅沟槽隔离结构,所述浅沟槽隔离结构设于所述体接触区,和,靠近所述体接触区的第一导电类型杂质离子区之间。
可选的,两个所述第一导电类型杂质离子区,包括:源极区和漏极区,所述源极区和漏极区分别形成于所述栅区两侧的有源区中;
所述体接触区形成于,靠近所述源极区一侧的有源区中,或,靠近所述漏极区一侧的有源区中。
可选的,所述浅沟槽隔离结构包括:
第一浅沟槽隔离结构,与所述体接触区接触;
第二浅沟槽隔离结构,与靠近所述体接触区的所述第一导电类型杂质离子区接触;
所述第一浅沟槽隔离结构和第二浅沟槽隔离结构相间隔。
可选的,所述体接触区的掺杂离子为第二导电类型杂质离子,第二导电类型与第一导电类型相反。
作为本申请的第二方面,提供一种SOI晶体管的制作方法,该SOI晶体管的制作方法包括以下步骤:
提供衬底层,在所述衬底层上依次沉积形成隔离层和SOI层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010672121.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用于生产淡附片的装置
- 下一篇:一种用糖醇母液制备炭黑粘结剂的制备方法
- 同类专利
- 专利分类