[发明专利]使用埋入式架桥硅穿通孔内连件的半导体封装

说明书

本发明涉及使用埋入式架桥硅穿通孔内连件的半导体封装。本发明公开了一种半导体封装，包含：一树脂模塑封装衬底，包含树脂模塑堆芯、多个贯穿树脂模塑堆芯的金属插塞、前侧重分布层结构，以及背侧重分布层结构；一架桥硅穿通孔内连件，埋设于树脂模塑堆芯内，其中架桥硅穿通孔内连件包含一硅基底部、一整体构成在硅基底部上的重分布层结构，以及多个设于硅基底部中的穿硅通孔；一第一半导体芯片及一第二半导体芯片，设于前侧重分布层结构上，其中第一半导体芯片与第二半导体芯片位于共平面。

分案申请的相关信息

本申请是申请日为2017年2月15日、申请号为“201710081919.1”、发明名称为“使用埋入式架桥硅穿通孔内连件的微电子封装”的发明专利申请的分案申请。

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种2.5D晶圆级封装，其使用树脂模塑封装衬底及埋入式架桥硅穿通孔内连件。

背景技术

2.5D半导体封装，例如CoWoS(Chip-On-Wafer-On-Substrate)技术是本领域所已知的，CoWoS技术通常使用穿硅通孔(TSV)技术将多个芯片结合至单一装置中。

此架构提供了更高密度的互连、降低整体互连长度以及减轻相关的电阻电容负载，从而于更小的形状因子上提高性能及减少功耗。

以往，2.5D半导体封装在硅穿通孔(through-silicon-via,TSV)硅中介层上并排放置多个芯片。芯片通过微凸块与硅中介层贴合，其中微凸块的直径约10μm。硅中介层是通过控制崩塌芯片连接(C4)凸块与封装衬底贴合，其中C4凸块的直径约100μm。

发明内容

本发明涉及一种2.5D半导体封装，其使用树脂模塑封装衬底及埋入式架桥硅穿通孔内连件。

本发明一方面，提出一种半导体封装，包含有：一树脂模塑封装衬底，其包含一树脂模塑堆芯、多个金属插塞，贯穿树脂模塑堆芯的一正面及一背面、一前侧重分布层结构，整体构成在树脂模塑堆芯的正面上，以及一背侧重分布层结构，整体构成在树脂模塑堆芯的背面上。

一架桥硅穿通孔内连件，埋设于树脂模塑堆芯内，其中架桥硅穿通孔内连件包含一硅基底部、一内埋的重分布层结构，整体构成在硅基底部上，以及多个穿硅通孔，设于硅基底部中。

一第一半导体芯片，设于前侧重分布层结构上；一第二半导体芯片，设于前侧重分布层结构上，其中第一半导体芯片与第二半导体芯片位于共平面。多个锡球，设于背侧重分布层结构的一下表面上。

本发明另一方面，提出一种制作半导体封装的方法，首先，提供一第一载板；然后，于第一载板上形成一模版层；再于模版层中形成多个导孔；接着，分别于多个导孔中形成金属插塞；随后移除模版层，于第一载板上留下金属插塞；然后，于第一载板上安装一架桥硅穿通孔内连件。

之后，形成一模塑料，将金属插塞与架桥硅穿通孔内连件包覆起来；接着，抛光模塑料与架桥硅穿通孔内连件，显露出架桥硅穿通孔内连件的穿硅通孔以及埋设在模塑料中的金属插塞。

随后，于模塑料上形成一背侧重分布层结构；再于背侧重分布层结构上形成多个锡球；然后移除所述第一载板；接着，将一第二载板与多个锡球贴合；之后，于模塑料上形成一前侧重分布层结构；接着，将一第一半导体芯片与一第二半导体芯片安置于前侧重分布层结构上；最后，移除第二载板。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。

附图说明

附图包括对本发明的实施例提供进一步的理解，及被并入且构成说明书中的一部份。附图说明一些本发明的实施例，并与说明书一起用于解释其原理。