[发明专利]一种基于PMOS的上拉与下拉滤波电路

权利要求书

1.一种基于PMOS管的上拉延时滤波电路与下拉延时滤波电路，其特征在于：

所述的基于PMOS管的上拉延时滤波电路包括多个PMOS管、一个输入端、一个整形电路、一个输出端、一个电源端口VDD；

所述的基于PMOS管的上拉延时滤波电路中的多个PMOS管的第一PMOS管的源端接VDD，第一PMOS管衬底接VDD，第一PMOS管的漏端分别与第二PMOS管的源端和衬底相连，第二PMOS管的漏端分别与第三PMOS管的源端和衬底相连，以此类推，最后一级PMOS管的漏端与输入端相连，同时连接整形电路的输入端，所有PMOS的栅端都连接VDD，整形电路用两个反相器构成；

所述的基于PMOS管的下拉延时滤波电路包括多个PMOS管、一个输入端、一个整形电路、一个输出端、一个0电位GND接口、一个电源端口VDD；

所述的基于PMOS管的下拉延时滤波电路中的多个PMOS管的第一PMOS管的源端与衬底都接输入端，同时连接整形电路的输入端，第一PMOS管的漏端分别与第二PMOS管的源端和衬底相连，第二PMOS管的漏端分别与第三PMOS管的源端和衬底相连，以此类推，所有PMOS管栅端连接VDD，最后一级PMOS管的漏端与GND相连，整形电路用两个反相器构成；

其中，利用截止的PMOS管，提供一个非常大的电阻，同时又能起到滤波的效果；根据PMOS管特性，当PMOS管处于截至状态时，由于MOS管的亚阈区特性，此时源漏之间的电阻非常大，同时存在亚阈值电流、PN结反向电流，可对上拉或下拉电点进行充放电；由于这两个电流非常小，所以对于上拉，下拉点的充放电有一个非常大的延时，而延时就是实现滤波的根本所在；

其中，采用多级串联的PMOS管对输入端进行充放电，以增大延时时间；

其中，利用倒比PMOS管，对输入端进行充放电，从而减小亚阈值电流，进而增大充放电延时时间，采用PMOS的宽长比最终由设计需要而定，宽长比越小，充放电延时时间越长，该方法在上拉与下拉滤波电路中具有通用性；

当要求滤波能力比较强，利用宽长比比较大的反相器作为整形电路第一级反相器，加长反相器的翻转时间。

2.按照权利要求1所述的一种基于PMOS管的上拉延时滤波电路与下拉延时滤波电路，其特征在于：

其中，基于PMOS管的上拉延时滤波电路，采用多级串联的PMOS管对输入端进行充电，以增大延时时间；利用第一级PMOS管对第二级PMOS管充电，再利用第二级PMOS管对下一级PMOS管进行充电，以此类推，最终利用最后一级的PMOS管对输入端进行充电；

其中，基于PMOS管的下拉延时滤波电路，采用多级串联的PMOS管对输入端进行放电，以增大延时时间；利用第一级的PMOS管对输入端进行放电，利用第二级PMOS管对第一PMOS管放电，再利用下一级PMOS管对第二级PMOS管进行放电，以此类推；采用PMOS的级数最终由设计需要而定。

3.按照权利要求1所述的一种基于PMOS管的上拉延时滤波电路与下拉延时滤波电路，其特征在于，基于PMOS管的下拉延时滤波电路将PMOS管的衬底与输入端连接在一起，利用反向的PN结电流与亚阈值电流对输入端进行放电，从而使PMOS具有下拉功能。

4.按照权利要求1所述的一种基于PMOS管的上拉延时滤波电路与下拉延时滤波电路，其特征在于，第一级反相器宽长比最终由设计需要而定，宽长比越大，充放电延时时间越长，该方法在上拉与下拉滤波电路中具有通用性。