[发明专利]存储系统深度空闲电力模式

说明书

本申请涉及存储系统深度空闲电力模式。公开了系统和方法，所述方法包含：在进入存储系统的空闲电力模式之后的第一阈值时间之后，在未通过通信接口从主机装置接收到命令的情况下，使用所述存储系统的控制电路系统将存储在所述存储系统的易失性存储器中的主机数据移动到所述存储系统的非易失性存储器并且使所述存储系统的电力模式从空闲电力模式转变为深度空闲电力模式，所述深度空闲电力模式具有低于所述空闲模式的第一电力水平的第二电力水平和高于所述空闲模式的第一退出时延的第二退出时延。所述控制电路系统可以进一步确定所述存储系统准备好进入省电电力模式，并且使用与所述通信接口分离的单向电力状态信号接口来提供对所述确定的指示。

技术领域

本公开涉及存储系统深度空闲电力模式。

背景技术

存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可以是易失性的或非易失性的。易失性存储器需要电力来维持数据，并且包含如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等装置。非易失性存储器可以在未被供电时保留所存储的数据，并且包含如闪速存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器(如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM))或其它存储器(如磁阻随机存取存储器(MRAM)、3D交叉点(XPoint)存储器、铁电存储器(FeRAM)、相变存储器(PCM)等)等装置。

主机系统(例如，主机)通常包含：主机处理器、用于支持主机处理器的第一数量的主机存储器(例如，主存储器，通常为如DRAM等易失性存储器)、以及附加于或独立于主存储器的提供另外的存储以保留数据的一或多个存储系统(例如，通常为如闪速存储器等非易失性存储器)。

存储系统(例如，固态驱动器(SSD)、通用闪速存储(UFS)装置等)可以包含存储器控制器和一或多个存储器装置，所述一或多个存储器装置包含许多(例如，多个)管芯或逻辑单元(LUN)。在某些实例中，每个管芯可以包含其上的许多存储器阵列和外围电路系统，如管芯逻辑或管芯处理器。存储器控制器可以包含被配置成通过通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路系统)通信的接口电路系统。存储器控制器可以：从主机系统接收与存储器操作或指令相关联的命令或操作，如用于在存储器装置与主机装置之间传送数据(例如，用户数据和相关联的完整性数据，如错误数据或地址数据等)的读取或写入操作、用于从存储器装置擦除数据的擦除操作；执行驱动管理操作(例如，数据迁移、垃圾收集、块引退)等。

软件(例如，程序)、指令、操作系统(OS)和其它数据通常存储在存储系统上，并且由主存储器存取以供主处理器使用。主存储器(例如，RAM)通常比存储系统的大多数存储器装置(例如，非易失性存储器装置，如SSD等)更快、更昂贵并且是不同类型的存储器装置(例如，易失性存储器装置)。除了主存储器之外，主机系统可以包含不同形式的易失性存储器，如一组静态存储器(例如，高速缓存，通常为SRAM)，所述不同形式的易失性存储器通常比主存储器更快，在某些实例中被配置成以接近或超过主机处理器的速度操作，但是密度较低并且成本较高。

发明内容