[发明专利]键合存储器件及其制造方法

说明书

公开了由键合半导体器件形成的三维(3D)存储器件以及用于形成三维(3D)存储器件的方法的实施例。在示例中，一种用于形成键合半导体器件的方法包括以下操作。首先，形成第一晶片和第二晶片。第一晶片可以包括衬底之上的功能层。单晶硅可以不是衬底必需的，并且衬底可以不包括单晶硅。可以反转第一晶片以键合到第二晶片上，以形成键合半导体器件，因而衬底在功能层的顶部上。可以去除衬底的至少一部分以形成键合半导体器件的顶表面。此外，可以在顶表面之上形成键合焊盘。

本申请是申请日为2018年11月30日、申请号为201880002772.5、发明名称为“键合存储器件及其制造方法”的发明专利的分案申请。

背景技术

本公开的实施例涉及键合三维(3D)存储器件及其制造方法。

通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。不过，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制到和来自存储器阵列的信号的外围器件。

发明内容

本文公开了用于形成晶片、以及利用晶片形成键合半导体结构的方法和结构的实施例。

在一个示例中，公开了一种用于形成键合半导体器件的方法。该方法包括如下操作。首先，形成第一晶片和第二晶片。第一晶片可以包括衬底之上的功能层。在示例中，单晶硅不是衬底必要的。可以反转第一晶片以键合到第二晶片上，以形成键合半导体器件，因而衬底在功能层的顶部。可以去除衬底的至少一部分以形成键合半导体器件的顶表面。此外，可以在顶表面之上形成键合焊盘。

在另一示例中，公开了一种用于形成半导体器件的方法。该方法包括如下操作。首先，可以在衬底之上形成绝缘材料层。在示例中，单晶硅不是衬底必要的。可以对所述绝缘材料层进行图案化以形成隔离结构和所述隔离结构中的多个沟槽。可以沉积半导体材料以填满多个沟槽，以在隔离结构中形成多个阵列基础区域，该隔离结构使多个阵列基础区域彼此绝缘。此外，可以在多个阵列基础区域之上形成多个存储器阵列，并且可以形成绝缘结构以覆盖多个存储器阵列和多个阵列基础区域。

在又一示例中，公开了一种用于形成半导体器件的方法。该方法包括如下操作。首先，可以在衬底之上形成绝缘材料层。在示例中，单晶硅不是衬底必要的。可以在绝缘材料层之上形成半导体材料层。可以对半导体材料层进行图案化以去除半导体材料层的部分，暴露另一绝缘材料层，并且形成多个阵列基础区域。可以沉积与绝缘材料层相同的材料以填充由半导体材料层的被去除部分形成的空间、与绝缘材料层连接、并且形成隔离结构。可以在多个阵列基础区域之上形成多个存储器阵列，并且可以形成绝缘结构以覆盖多个存储器阵列和多个阵列基础区域。

在另一示例中，公开了一种键合半导体器件。该键合半导体器件包括晶片之上的功能层。功能层可以包括处于绝缘结构中、与多个存储器阵列连接并在多个存储器阵列之上的多个阵列基础区域。多个阵列基础区域中的每个的顶表面的尺寸可以与底表面的尺寸不同。功能层还可以包括覆盖多个阵列基础区域并使多个阵列基础区域彼此绝缘的隔离结构。

在不同示例中，公开了一种晶片。晶片可以包括衬底之上的功能层。功能层可以包括衬底之上的隔离结构。隔离结构可以围绕多个阵列基础区域并使多个阵列基础区域彼此绝缘。晶片还可以包括多个阵列基础区域之上的多个存储器阵列。多个阵列基础区域中的每个的顶表面的尺寸可以与底表面的尺寸不同。晶片还可以包括覆盖多个存储器阵列和多个阵列基础区域的绝缘结构、以及处于多个存储器阵列之上并且处于绝缘结构中的多个互连结构。

附图说明

被并入本文并形成说明书的一部分的附图例示了本公开的实施例并与文字描述一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。