[发明专利]芯片测试系统、方法、设备及介质

说明书

本发明公开了一种芯片测试系统、方法、设备及介质，涉及芯片测试验证技术领域，解决了芯片测试不能全面覆盖的技术问题，其技术方案要点是该系统包括第一多路选择器、至少一个第三多路选择器、控制器和至少三个验证设备，通过多路选择器的设置，使得被测芯片的测试可重构，且能够100％覆盖各种IO复用功能的测试，提高了芯片测试的效率、实现全天候测试、能够及早发现芯片的问题、缩短芯片开发周期以及提高芯片最终出货的可靠性。

技术领域

本公开涉及芯片测试验证技术领域，尤其涉及一种芯片测试系统、方法、设备及介质。

背景技术

在半导体芯片领域，半导体集成电路越来越复杂，IO复用功能越来越多，如何提高验证芯片IO复用功能的覆盖率、效率以及可靠性，毫无疑问都具有重大的现实意义和理论价值。目前该领域还处于初级阶段，考虑到IO复用功能以及性能测试的复杂性，现有测试方法为手工或者半自动化的测试方法，手工方法是将IO接出来，使用单个的只有一级结构的方法或者通过跳线冒连接各个IO复用功能；半自动化测试方法则是通过拨码开关手工切换各种IO复用功能。但手工方法和半自动化测试方法基本上不会验证全部的IO复用功能，测试覆盖率很低，并且消耗大量的人力，容易造成误拨。如何完全覆盖芯片各种功能和性能测试以提高芯片在各种应用场合的可靠性，

发明内容

本公开提供了一种芯片测试系统、方法、设备及介质，其技术目的是：100％覆盖芯片全部功能和性能测试，提高测试效率、实现远程全天候测试、及早发现芯片问题、缩短芯片开发周期以及提高芯片在各种应用场合的可靠性。

本公开的上述技术目的是通过以下技术方案得以实现的：

一种芯片测试系统，包括：

第一多路选择器，包括第一输入端、第一输出端、第一使能端和第一信号选择端；

至少一个第三多路选择器，每个所述第三多路选择器都包括第三输入端、第三输出端、第三使能端和第三信号选择端；

控制器，与所述第一使能端、第一信号选择端、第三使能端和第三信号选择端均连接；

至少三个验证设备，每个所述验证设备与所述第三输出端或所述第一输出端连接；

其中，所述第一输入端与被测芯片连接，所述第一输出端与所述第三输入端连接。

进一步地，所述第三多路选择器的数量大于1时，每个所述验证设备仅与所述第三输出端连接。

进一步地，该系统还包括至少一个第二多路选择器，所述第二多路选择器设在所述第一多路选择器和所述第三多路选择器的中间，所述第二多路选择器包括第二输入端、第二输出端、第二使能端和第二信号选择端，所述第二使能端和第二信号选择端均与所述控制器连接，所述第一输出端与相邻的所述第二输入端连接，所述第三输入端与相邻的所述第二输出端连接。

进一步地，若所述第一输出端仅与相邻的所述第二输入端连接，则所述第二多路选择器的数量为2的倍数，且与所述第三多路选择器相邻的第二多路选择器的第二输出端还与所述验证设备连接。

进一步地，当所述第二多路选择器的数量大于2时，则相邻第二多路选择器的第二输出端和第二输入端连接。

进一步地，若所述第一输出端还与所述验证设备连接，则所述第二多路选择器的数量为正整数，且每个所述第二多路选择器的第二输出端都连接有一个所述验证设备。

进一步地，当所述第二多路选择器的数量大于1时，相邻的所述第二多路选择器的第二输出端和第二输入端连接。

一种芯片测试方法，该方法通过上述权利要求中任一所述的芯片测试系统实施芯片测试。

一种计算机设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现如上所述的芯片测试方法。