[发明专利]一种基于FPGA的水平镜像显示方法及装置

说明书

本文公开了一种基于FPGA的水平镜像显示方法及装置，属于LED技术领域，该方法包括：通过FPGA对输入信号进行解码，得到解码信号；当检测到解码信号中的行同步信号的上升沿时，状态机将所述解码信号中的像素信号写入PING RAM；从PONG RAM中同步倒叙读取所述像素信号，通过数据流输出控制器进行输出；通过状态机形成PING‑PONG操作的来回连续切换，实现视频数据流的水平镜像显示，提高了效率，降低了延迟，增强了显示屏的用户体验。

技术领域

本文涉及显示技术领域，尤其涉及一种基于FPGA的水平镜像显示方法及装置。

背景技术

LED显示屏控制系统图像处理经常涉及到图像的几何变换，比如镜像、旋转等，但是这些基本的图像变换方法通常是通过控制系统的处理器软件编程实现，亦或者在FPGA(Field-Programmable Gate Array，现场可编程门阵列)器件中使用坐标换算零散取点的实现方法。现有的LED大屏显示图像镜像实现方法，未充分利用FPGA自身的RAM资源和并行高速的特点，特别是对LED显示屏控制系统对实时性要求比较高的情况下，无法满足4K和8K分辨率及高像素数据位宽需求。

发明内容

本文在于提供一种基于FPGA的水平镜像显示方法及装置,通过状态机形成PING-PONG操作的来回连续切换，实现视频数据流的水平镜像显示，提高了效率，降低了延迟，增强了显示屏的用户体验。

本文解决上述技术问题所采用的技术方案如下：

根据本文的一个方面，提供的一种基于FPGA的水平镜像显示方法，包括：

通过FPGA对输入信号进行解码，得到解码信号；

当检测到解码信号中的行同步信号的上升沿时，状态机将所述解码信号中的像素信号写入PING RAM；

从PONG RAM中同步倒叙读取所述像素信号，通过数据流输出控制器进行输出。

可选地，所述通过FPGA对输入信号进行解码，得到解码信号具体为：

高清多媒体接口信号经过高速收发器串并转换器输入到FPGA；

对所述高清多媒体接口信号进行解码，得到像素时钟信号、行同步信号、场同步信号、像素有效信号和像素数据。

可选地，所述当检测到解码信号中的行同步信号的上升沿时，状态机将所述解码信号中的像素信号写入PING RAM包括：

通过输入数据流控制器检测行同步信号的上升沿；

将所述上升沿信号传递给状态机；

状态机从空闲状态进入WRITE PING状态，将像素信号写入PING RAM。

可选地，所述PING RAM和PONG RAM之间设置有时钟缓存。

可选地，所述数据流输出控制器中设置有输出有效信号，所述输出有效信号与所述像素有效信号同步。

作为本发明的另一方面，提供的一种基于FPGA的水平镜像显示装置，包括：

解码模块，用于通过FPGA对输入信号进行解码，得到解码信号；

写入模块，用于当检测到解码信号中的行同步信号的上升沿时，状态机将所述解码信号中的像素信号写入PING RAM；

输出模块，用于从PONG RAM中同步倒叙读取所述像素信号，通过数据流输出控制器进行输出。

可选地，所述解码模块包括：

输入单元，用于高清多媒体接口信号经过高速收发器串并转换器输入到FPGA；