[发明专利]阵列式图像传感芯片及电子设备

说明书

本申请公开一种阵列式图像传感芯片以及一种电子设备，所述阵列式图像传感芯片包括：核心区域，所述核心区域内形成有若干成像单元，每个成像单元内形成有若干阵列排布的像素；控制电路，与各成像单元连接，至少部分所述控制电路位于相邻成像单元之间的核心区域内。所述阵列式图像传感芯片充分利用芯片面积，降低芯片成本。

技术领域

本申请涉及图像传感技术领域，具体涉及一种阵列式图像传感芯片及一种电子设备。

背景技术

在当今消费电子的推动下，成像模组的成像质量和产量不断提高。目前阵列式成像模组，是利用阵列式微镜头及其对应的图像传感芯片组合，拍摄物体，其中每个微镜头对应图像传感芯片上的一个传感区域形成一个成像单元，每个成像单元得到不同的图像，将成像数据叠加合成一副图像。阵列式呈现规模组的高度较低，无需进行对焦。

传统的图像传感芯片上，传感区域上阵列排布像素，而仅有对应于透镜的若干传感区域的像素才能作为成像实用，其他区域的像素则无需成像，这就导致芯片的面积浪费。

如何针对阵列成像模式设计新的图像传感芯片，以避免芯片面积的浪费，进一步降低芯片成本，是目前亟待解决的问题。

发明内容

鉴于此，本申请提供一种阵列式图像传感芯片和一种电子设备，以提高用于阵列式成像的图像传感芯片的集成度。

本发明的技术方案提供一种阵列式图像传感芯片，包括：核心区域，所述核心区域内形成有若干成像单元，每个成像单元内形成有若干阵列排布的像素；控制电路，与各成像单元连接，至少部分所述控制电路位于相邻成像单元之间的核心区域内。

可选的，所述控制电路包括若干电路单元，每个电路单元对应于至少一个成像单元，用于对相应的成像单元的传感数据进行并行处理。

可选的，所述若干成像单元沿第一方向和第二方向排列，所述第一方向和所述第二方向相互垂直，或者所述第一方向和所述第二方向之间成钝角；所述成像单元内的像素按照行列形式阵列分布，各成像单元内位于同一列的像素耦合至同一列信号线，各成像单元内位于同一行的像素耦合至同一行信号线。

可选的，所述控制电路至少包括读取电路，所述读取电路包括若干读取单元，每一个读取单元对应于至少一个成像单元，且设置于位于同一列的成像单元之间，耦合至对应的成像单元的列信号线。

可选的，若干行偏置单元，位于核心区域外围，每个行偏置单元连接至位于同一行的读取单元，为各读取单元提供偏置。

可选的，所述控制电路还包括模数转换电路，所述模数转换电路包括若干模数转换单元，每个模数转换单元对应于至少一个读取单元，所述模数转换单元连接至对应的读取单元，并且沿列信号线的走向设置。

可选的，所述模数转换单元和所述读取单元之间的距离大于一设定阈值。

可选的，还包括：若干伪像素，设置于相邻成像单元之间的核心区域内。

可选的，所述控制电路还包括行选择电路，所述行选择电路位于所述核心区域的外围，包括若干行选择单元，每个行选择单元连接至位于同一行的若干成像单元。

可选的，还包括：若干存储单元，位于相邻成像单元之间的核心区域内；每个存储单元用于存储一个或多个成像单元的传感数据。

本发明的技术方案还提供一种电子设备，包括：如上述一项所述的阵列式图像传感芯片。

本申请的阵列式图像传感芯片的核心区域内形成有阵列分布的成像单元，以及至少部分控制电路，至少部分控制电路位于相邻的成像单元之间，可以充分利用核心区域内的非成像区域面积，减少芯片的外围区域面积。与传统的图像传感芯片相比，在核心区域面积相同的情况下，能够有效减少外围区域面积，从而减少芯片尺寸，降低成本。