[发明专利]台面型二极管及其制作方法、阵列芯片的制作方法

权利要求书

1.一种阵列芯片的制作方法，其特征在于，

制作若干台面型二极管，并在晶圆上将若干所述台面型二极管组合为阵列芯片；

对所述阵列芯片中所有的台面型二极管分别进行特征电压测试，得到每个台面型二极管的倍增区(62)的实际厚度；

将每个台面型二极管的倍增区(62)的实际厚度和预设的目标厚度进行比较，并根据比较结果通过加热扩散的方式对应调整台面型二极管的倍增区(62)的厚度，以使调整后的每个台面型二极管的倍增区(62)的实际厚度趋近于预设的目标厚度；

所述台面型二极管自下而上依次包括倍增层(6)、杂质控制层(7)和高掺杂P型层(8)，所述倍增层(6)包括扩散区(61)和倍增区(62)，且所述扩散区(61)和所述杂质控制层(7)均由所述高掺杂P型层(8)中的杂质在加热过程中向下扩散而成。

2.如权利要求1所述的阵列芯片的制作方法，其特征在于：所述倍增层(6)为非故意掺杂InP，所述杂质控制层(7)为非故意掺杂InGaAs或者组分渐变的In_1-xGa_xAs_yP_1-y，所述高掺杂P型层(8)为P型饱和浓度InGaAs。

3.如权利要求1所述的阵列芯片的制作方法，其特征在于：其自下而上依次还包括衬底(1)、缓冲层(2)、吸收层(3)、过渡层(4)、电荷层(5)，且所述倍增层(6)位于所述电荷层(5)上方。

4.如权利要求3所述的阵列芯片的制作方法，其特征在于：所述衬底(1)为N型或半绝缘InP，缓冲层(2)为N型InP，吸收层(3)为非故意掺杂N型InGaAs或In_1-xGa_xAs_yP_1-y，过渡层(4)为成分渐变的In_1-xGa_xAs_yP1-_y，其中，1≤x，y≤1，电荷层(5)为N型InP。

5.如权利要求1所述的阵列芯片的制作方法，其特征在于，所述台面型二极管的制作方法包括步骤：

自下而上依次生长倍增层(6)、杂质控制层(7)和高掺杂P型层(8)，形成外延结构；

加热所述外延结构，使所述高掺杂P型层(8)中的杂质向下扩散，直至所述倍增层(6)局部掺杂后形成扩散区(61)，所述倍增层(6)未被掺杂的区域形成倍增区(62)。

6.如权利要求5所述的阵列芯片的制作方法，其特征在于，所述形成外延结构的具体步骤包括：

在衬底(1)上依次生长缓冲层(2)、吸收层(3)、过渡层(4)、电荷层(5)、倍增层(6)、杂质控制层(7)和高掺杂P型层(8)。

7.如权利要求5所述的阵列芯片的制作方法，其特征在于，在加热所述外延结构之前，还包括步骤：

对所述外延结构进行台面刻蚀，使其形成台面型的外延结构。

8.如权利要求5所述的阵列芯片的制作方法，其特征在于，加热所述外延结构的加热温度范围在450°到600°之间。

9.如权利要求1所述的阵列芯片的制作方法，其特征在于，对所述阵列芯片中所有的台面型二极管分别进行特征电压测试，得到每个台面型二极管的倍增区(62)的实际厚度的具体步骤包括：

对所述阵列芯片中所有的台面型二极管分别进行特征电压测试，得到台面型二极管的特征电压曲线，所述特征电压曲线包括倍增区(62)的厚度和开启电压的曲线；

根据测试得到的台面型二极管的开启电压，得到倍增区(62)的实际厚度。

10.如权利要求1所述的阵列芯片的制作方法，其特征在于，在将每个台面型二极管的倍增区(62)的实际厚度和预设的目标厚度进行比较之前还包括步骤：

计算所有台面型二极管的倍增区(62)的实际厚度的平均值，将所有台面型二极管的倍增区(62)的实际厚度的平均值作为预设的目标厚度。