[发明专利]一种用于逐次逼近型模数转换器的电容阵列开关方法

说明书

一种用于逐次逼近型模数转换器的电容阵列开关方法，属于电子电路技术领域。逐次逼近型模数转换器中加权电容阵列包括一位正相端冗余电容、一位反相端冗余电容、N‑2位正相端加权电容和N‑2位反相端加权电容，本发明将每一位加权电容都拆分为并联的两个电容值相等的拆分加权电容，通过将冗余电容加入电荷重分配的运算中，在冗余电容上使用单调的开关方式，使得实现N位转换精度仅需要2^N‑1个单位电容，与共模电平VCM‑based开关方案相比节省了一半的电容，节省了电路面积和成本；同时本发明基本保留了共模电平VCM‑based开关方案中比较器共模电平不变化的特点，仅在最后一次比较时共模电平有的变化，解决了由于共模电平变化大导致的对比较器的设计要求高的问题。

技术领域

本发明属于电子电路技术领域，具体的说是涉及一种用于逐次逼近型模数转换器的电容阵列开关方法。

背景技术

模数转换器(ADC)是各类电子终端设备的核心模块之一，实现了模拟信号向数字信号的转换。在各种结构的模数转换器中，逐次逼近型模数转换器(SAR ADC)因其结构简单、模拟模块少，非常适合低功耗应用。电容阵列型SAR ADC依据电荷重分配原理实现逐次逼近算法，所使用的电容阵列会随着ADC的位数增加而成倍的增加，对于转换精度较高的ADC而言，电容阵列将会耗费大量的版图面积，增加电路成本。

目前常用的开关方案中，单调结构开关方案要实现N位转换精度，电容阵列需要2^N个单位电容，并且转换过程中，共模电平会变化较大，对比较器的设计要求较高；共模电平V_CM-based开关方案虽然使比较器共模电平保持了稳定，但是同样需要消耗2^N个单位电容。

发明内容

针对上述传统单调结构开关方案中共模电平改变较大和共模电平V_CM-based开关方案需要耗费大量电容面积的不足之处，本发明提出了一种用于逐次逼近型模数转换器的电容阵列开关方法，此开关方案仅在最低位LSB比较时会使共模电平有的变化，并且N位分辨率的ADC仅需消耗2^N-1个单位电容，适用于分辨率较高的应用时能够极大的节省电路面积，降低成本。

本发明所采用的技术方案为：

一种用于逐次逼近型模数转换器的电容阵列开关方法，所述逐次逼近型模数转换器包括正相端输入信号开关、反相端输入信号开关、加权电容阵列、比较器和逐次逼近逻辑控制模块，正相输入电压通过所述正相端输入信号开关连接所述比较器的正相输入端，反相输入电压通过所述反相端输入信号开关连接所述比较器的反相输入端；

所述加权电容阵列包括正相加权电容阵列和反相加权电容阵列，所述正相加权电容阵列包括正相端冗余电容和N-2位正相端加权电容，所述反相加权电容阵列包括反相端冗余电容和N-2位反相端加权电容，第N-i位正相端加权电容和第N-i位反相端加权电容的电容值为2^N-1-iC，其中C为单位电容值，N为所述逐次逼近型模数转换器的转换精度，i为正整数且i∈[2,N-1]；

将所述N-2位正相端加权电容和N-2位反相端加权电容中每一位加权电容都拆分为并联的两个电容值相等的拆分加权电容，其中第N-i位正相端加权电容和第N-i位反相端加权电容拆分后对应的拆分加权电容的电容值为2^N-1-iC；

所述正相加权电容阵列中每个拆分加权电容的上极板连接所述比较器的正相输入端，其下极板通过开关后连接参考电平或地电平；所述反相加权电容阵列中每个拆分加权电容的上极板连接所述比较器的反相输入端，其下极板通过开关后连接参考电平或地电平；

所述正相端冗余电容的上极板连接所述比较器的正相输入端，其下极板通过开关后连接共模电平或地电平；所述反相端冗余电容的上极板连接所述比较器的反相输入端，其下极板通过开关后连接共模电平或地电平；