[发明专利]利用硅连接层集成多裸片的片上网络的多裸片FPGA

权利要求书

1.一种利用硅连接层集成多裸片的片上网络的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层、层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；每个所述FPGA裸片内分别包括裸片NOC网络、硅堆叠连接模块和连接点引出端，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述裸片NOC网络包括若干个通过路由通道相连的裸片路由节点，每个裸片路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的裸片路由节点通过连接在路由器之间的路由通道相连；裸片路由节点中的路由器与硅堆叠连接点相连，所述硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；

所述硅连接层内布设有硅连接层NOC网络，所述硅连接层NOC网络包括若干个通过路由通道相连的硅连接层路由节点，每个所述硅连接层路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的硅连接层路由节点通过连接在路由器之间的路由通道相连，每个硅连接层路由节点内部的路由器通过4组输入输出端口分别与四个方向相邻的路由器相连；每个所述FPGA裸片上与内部的裸片路由节点相连的连接点引出端连接到所述硅连接层NOC网络中的路由器，实现裸片路由节点与硅连接层路由节点的连接，使得各个FPGA裸片内部的裸片NOC网络与所述硅连接层NOC网络相连形成所述多裸片FPGA内部的片上网络，所述片上网络内部每个节点能够与任意一个其他节点互连通信，所述片上网络内部的节点包括硅连接层路由节点以及各个FPGA裸片内部的裸片路由节点。

2.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层NOC网络中每个硅连接层路由节点内部的路由器包括5*5的全互通开关阵列及其相连的五组输入输出端口，其中一组输入输出端口通过网络接口连接对应的功能IP模块，其余四组输入输出端口分别设置在四个不同的方向，分别用于与四个方向相邻的硅连接层路由节点中的路由器相连；所述硅连接层NOC网络中的各个硅连接层路由节点形成二维互连阵列。

3.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层NOC网络中包括至少两种不同的功能IP模块。

4.根据权利要求3所述的多裸片FPGA，其特征在于，所述硅连接层NOC网络中包括的功能IP模块包括FIFO模块、用于实现缓存功能。

5.根据权利要求3所述的多裸片FPGA，其特征在于，所述硅连接层NOC网络中包括的功能IP模块包括布设在所述硅连接层内的存储芯片，所述存储芯片包括HBM和DDR5中的至少一种。

6.根据权利要求1所述的多裸片FPGA，其特征在于，每个所述FPGA裸片内部的裸片路由节点为直接内建在所述FPGA裸片内的硬核IP节点或通过所述FPGA裸片内的逻辑资源配置形成的软核IP节点。

7.根据权利要求2所述的多裸片FPGA，其特征在于，各个所述FPGA裸片按照二维堆叠方式排布在所述硅连接层上，所述硅连接层NOC网络和各个FPGA裸片内部的裸片路由节点形成二维网络结构的片上网络。