[发明专利]具有实时监测并修正配置信息功能的多裸片FPGA

说明书

本申请公开了具有实时监测并修正配置信息功能的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA中包括层叠设置同一个硅连接层上的若干个FPGA裸片，裸片之间通过硅连接层内部的跨裸片连线实现互连通信，从而可以支持由多个小规模小面积的裸片级联实现大规模大面积的产品，满足大规模要求；硅连接层和各个FPGA裸片内均布置配置端口和配置电路并支持串联形成菊花链结构的配置链，硅连接层内还设置用于连接在配置链中的监视修正电路，用于每隔预定时间间隔读取配置码流进行校验并进行错误修正，从而可以保证硅连接层以及各个FPGA裸片的配置信息定期得到修正，保证其正确性，满足高可靠要求。

技术领域

本发明涉及FPGA技术领域，尤其是一种具有实时监测并修正配置信息功能的多裸片FPGA。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，除了应用于移动通信、数据中心等领域，还广泛应用于航空航天、卫星导航等领域，目前FPGA在这些领域正面临着巨大的挑战：一方面，随着应用对数据处理速度的要求不断提高，FPGA规模不断增加，FPGA规模的增加代表芯片面积不断增大，面积的增加会导致芯片生产良率的降低，从而增加生产成本。另一方面，在航空航天、卫星导航等领域的高可靠性应用中，必须确保FPGA配置位内容的正确性，但不同于一般的记忆体，SRAM型FPGA配置位的容错能力较难实现，因此在面对航天、卫星等领域复杂的太空环境和辐射粒子时，FPGA的可靠性也面临巨大挑战。

发明内容

本发明人针对上述问题及技术需求，提出了一种具有实时监测并修正配置信息功能的多裸片FPGA，本发明的技术方案如下：

一种具有实时监测并修正配置信息功能的多裸片FPGA，该多裸片FPGA包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个FPGA裸片，硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，硅堆叠连接模块内包括若干个硅堆叠连接点，FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；每个FPGA裸片中的连接点引出端通过硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；FPGA裸片内的输入输出端口通过硅连接层上的硅通孔连接至基板；

各个FPGA裸片内部包含依次相连的裸片配置端口、裸片配置电路和裸片可配置逻辑模块，硅连接层中布设有依次连接的硅连接层配置端口、硅连接层配置电路和硅连接层可配置逻辑模块；硅连接层配置端口、硅连接层配置电路与各个FPGA裸片的裸片配置端口和裸片配置电路依次相连形成串联菊花链结构的配置链；硅连接层中还布设有监视修正电路，监视修正电路连接在配置链中并每隔预定时间间隔读取配置链中的码流文件中的配置码流进行校验，并在检测到配置码流出现错误时进行修正并重新写入。

其进一步的技术方案为，监视修正电路为ECC电路，ECC电路连接在配置链中，ECC电路每隔预定时间间隔依次读取码流文件中的配置码流中的各个数据帧进行校验，并在检测到数据帧出现错误时修正数据帧并重新写入修正后的数据帧。

其进一步的技术方案为，ECC电路以72位为单位，其中64位为数据、8位为数据校验位，支持单比特错误检测修正和双比特错误报告。

其进一步的技术方案为，监视修正电路包括CRC电路和定时器，CRC电路通过定时器每隔预定时间间隔读取码流文件中的配置码流进行校验，并在检测到配置码流出现错误时，将备用配置码流写回到配置链中覆盖原始的配置码流实现修正、从而对多裸片FPGA进行配置刷新，其中，码流文件包括硅连接层配置电路对应的配置码流以及各个FPGA裸片对应的配置码流。