[发明专利]通过硅连接层的配置电路实现全可编程的多裸片FPGA

权利要求书

1.一种通过硅连接层的配置电路实现全可编程的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；每个FPGA裸片内包括若干个可配置功能模块、环于各个可配置功能模块分布的互连资源模块、以及连接点引出端，所述FPGA裸片内的可配置功能模块至少包括可编程逻辑单元、硅堆叠连接模块和输入输出端口，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述FPGA裸片内的可编程逻辑单元分别与硅堆叠连接点和输入输出端口通过互连资源模块相连，所述FPGA裸片内的硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；每个FPGA裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他FPGA裸片中相应的连接点引出端相连，每个FPGA裸片可通过所述硅连接层内的跨裸片连线与其他任意一个FPGA裸片相连；FPGA裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板；

所述硅连接层中布设有相连的硅连接层配置电路和硅连接层可配置逻辑模块，所述硅连接层配置电路还分别连接各个FPGA裸片内部的裸片可配置逻辑模块、包括连接各个FPGA裸片内部的数据位移寄存器DSR和地址位移寄存器ASR，所述硅连接层配置电路根据获取到的配置码流实现对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的全可编程。

2.根据权利要求1所述的多裸片FPGA，其特征在于，

所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的地址配置引脚均相连并连接到所述硅连接层配置电路，所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块的数据配置引脚均相连并连接到所述硅连接层配置电路，所述硅连接层配置电路对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块进行串行统一配置。

3.根据权利要求1所述的多裸片FPGA，其特征在于，

所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块中的每个可配置逻辑模块的地址配置引脚和数据配置引脚分别连接至所述硅连接层配置电路，所述硅连接层配置电路对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块进行并行独立配置。

4.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层配置电路对所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块统一进行配置地址编码，配置地址内部包括片选信号，所述硅连接层配置电路通过配置地址中的片选信号选择对所有可配置逻辑模块进行配置或者对部分可配置逻辑模块进行配置。

5.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层配置电路通过所述硅连接层连接至所述多裸片FPGA的配置模式设置端口，所述硅连接层配置电路通过所述配置模式设置端口获取模式选择信号并采用所述模式选择信号对应的配置模式，所述配置模式为JTAG、主串、从串、主SPI、从SPI和主BPI中的任意一种。

6.根据权利要求1-5任一所述的多裸片FPGA，其特征在于，所述硅连接层中布设有Flash存储器，所述Flash存储器中存储有配置码流，所述硅连接层配置电路连接所述Flash存储器并从所述Flash存储器中获取配置码流。

7.根据权利要求6所述的多裸片FPGA，其特征在于，所述Flash存储器支持串行模式；或者，所述Flash存储器支持并行模式，所述硅连接层可配置逻辑模块和各个裸片可配置逻辑模块对应的配置码流在所述Flash存储器中分段存储，所述硅连接层配置电路对若干个可配置逻辑模块对应的配置码流进行并行下载配置。

8.根据权利要求6所述的多裸片FPGA，其特征在于，所述硅连接层配置电路从所述Flash存储器中获取压缩后的配置码流，并直接根据压缩后的配置码流进行配置。

9.根据权利要求6所述的多裸片FPGA，其特征在于，所述硅连接层配置电路从所述Flash存储器中获取加密后的配置码流，对所述加密后的配置码流解密后进行配置。