[发明专利]一种抗位移辐射加固的MOS栅控晶闸管

权利要求书

1.一种抗位移辐射加固的MOS栅控晶闸管，其特征在于：自上而下包括金属阴极(1)、第一阱区(5)、第二阱区(6)、衬底(7)、第三阱区(8)、阳极掺杂层(9)和金属阳极(10)；

栅极(2)、栅氧化层(3)、阴极掺杂区(4)、第一阱区(5)、第二阱区(6)、衬底(7)、第三阱区(8)和阳极掺杂层(9)构成器件的半导体芯片；所述的金属阴极(1)与半导体芯片的上端面接触；所述的阴极掺杂区(4)位于第一阱区(5)的内部左右两侧；所述的第一阱区(5)位于第二阱区(6)的内部；所述的第二阱区(6)位于衬底(7)的内部；所述的阴极掺杂区(4)、第一阱区(5)、第二阱区(6)和衬底(7)的部分区域裸露在半导体芯片的上端面；所述的半导体芯片为左右对称结构，金属阴极(1)、栅极(2)、栅氧化层(3)、阴极掺杂区(4)、第一阱区(5)、第二阱区(6)、衬底(7)、第三阱区(8)、阳极掺杂层(9)和金属阳极(10)都关于半导体芯片中心左右对称，所述的金属阴极(1)与半导体芯片的上端面的内部区域接触，栅氧化层(3)与半导体芯片的上端面的外部区域接触；所述的金属阴极(1)，与阴极掺杂区(4)和第一阱区(5)的部分表面区域接触；所述的栅氧化层(3)，与衬底(7)和第二阱区(6)的表面区域接触，并与阴极掺杂区(4)和第一阱区(5)的部分表面接触；所述的栅极(2)置于栅氧化层(3)的内部；所述的栅极(2)覆盖衬底(7)和第二阱区(6)的表面区域，并覆盖阴极掺杂区(4)和第一阱区(5)的部分表面区域；所述的栅极(2)与金属阴极(1)不接触；

所述的阳极掺杂层(9)和第三阱区(8)的部分区域裸露在芯片下端面；所述的金属阳极(10)与半导体芯片的下端面接触；

所述的第一阱区(5)、衬底(7)和第三阱区(8)掺有同种类型的杂质，所述的阴极掺杂区(4)、第二阱区(6)和阳极掺杂层(9)掺有另一种类型的杂质；

所述的第三阱区(8)为高掺杂区，掺杂浓度高于上部的衬底(7)；所述的第三阱区(8)为缓变掺杂区，从半导体芯片下表面至芯片内部，第三阱区(8)中的掺杂浓度逐渐减小；

所述的第三阱区(8)与金属阳极(10)短接，即采用阳极短路结构，抑制器件下部三极管的直流增益，使得在栅极开路或零栅压条件下，器件内部晶闸管的闩锁条件不满足，器件能够承受正向高压；

所述的第二阱区(6)为缓变掺杂区，从半导体芯片上表面至芯片内部，第二阱区(6)中的掺杂浓度逐渐减小；

所述的衬底(7)为低掺杂区，衬底(7)的掺杂浓度为10¹³-10¹⁴cm^-3，器件正向阻断条件下，能承受电压。

2.根据权利要求1所述的一种抗位移辐射加固的MOS栅控晶闸管,其特征在于：高掺杂区的掺杂浓度为10¹⁵-10¹⁷cm^-3。