[发明专利]一种嵌入式网络设备中加速网络数据包处理的方法及系统

说明书

本申请公开了一种嵌入式网络设备中加速网络数据包处理的方法。步骤S10：采用p指针来指示TCP/IP数据包的真正的存储空间。步骤S20：拷贝该TCP/IP数据包的三个头部到片上缓存，采用q指针来指示三个头部在片上缓存的存储空间。步骤S30：重构pbuf链，修改pbuf数据结构q指针和p指针。步骤S40：使用新的pbuf链进行该TCP/IP数据包的处理。步骤S50：把位于片上缓存的的三个头部拷贝并覆盖到真正的存储空间中的三个头部的存储位置，并在q指针中删除指向p指针。步骤S60：删除pbuf数据结构q指针，释放片上缓存；重构pbuf数据结构p指针。步骤S70：删除pbuf数据结构p指针，释放该TCP/IP数据包的真正的存储空间。本申请利用片上缓存来缓存TCP/IP数据包的头部，加快了TCP/IP数据包的处理速度。

技术领域

本申请涉及一种网络设备对TCP/IP数据包的处理方法。

背景技术

以路由器为典型代表的嵌入式网络设备中，最基础的操作就是TCP/IP数据包（data packet）的转发、过滤、防火墙、以及NAT（network address translation，网络地址转换）处理。TCP/IP数据包可能需要经过不同的接口、不同的模块处理。对于单个数据包，处理的时间越短、处理的路径越短，必然带来系统整体吞吐率的提高。为此，设计了各种加速数据包处理的方法。例如内存池（memory pool）的设计用来实现内存快速分配。又如fastpath（快速路径）的设计用来实现快速转发。

嵌入式系统（embedded system）中存在多种存储器，比如RAM（randomaccessmemory，随机存取存储器）、ROM（read-only memory，只读存储器）、以及特定的内存池。嵌入式系统中还有一块特殊的存储器称为片上缓存（on-chip cache），即嵌入式系统主SoC（System on a Chip，单片系统）芯片的片上存储器。按照访问速度排序的话，片上缓存是访问速度最快的，其次是预分配的内存池，接下来是RAM，最后是ROM。但是片上缓存一般都很小，通常为几百KB的量级，用于做TCP/IP数据包的内存分配空间显然是不够的。所以很少有系统考虑直接拿片上缓存来做网络数据包处理。

发明内容

本申请所要解决的技术问题是提出一种对TCP/IP数据包的处理方法，利用片上缓存来缓存TCP/IP数据包的头部，加速数据访问，提高数据包处理速度，从而提高系统整体的吞吐率。