[发明专利]基于宽端口异构瓦片的端口可配置路由器设计方法及路由器

说明书

本发明公开了一种基于宽端口异构瓦片的端口可配置路由器设计方法及路由器，本发明设计方法包括：确定路由器最高端口带宽及端口数目；设计硬件通信协议栈，确定每个物理编码子层模块初始绑定的lane数目；根据指定的时钟频率，确定路由器内部交换数据宽度用于匹配端口最高带宽；并根据芯片引脚总带宽确定内部交换端口数目；基于异构瓦片设计路由器内部交换部件，将得到的硬件通信协议栈、路由器内部交换部件进行对接，最终得到端口可配置路由器。本发明能够根据后端芯片面积约束及通信带宽需求将高阶路由器灵活组织为多个异构的、易于硬件实现的宽端口低阶瓦片阵列，且路由器端口数目及带宽可配置。

技术领域

本发明主要涉及面向高性能计算HPC(High Performance Computing)的高阶路由器，具体涉及一种基于宽端口异构瓦片的端口可配置路由器设计方法及路由器，可根据后端芯片面积约束将高阶路由器灵活组织为多个异构瓦片阵列且端口数目可配置。

背景技术

互连通信网络为HPC最重要的基础设施，实现了计算结点和I/O结点的互连，承载着所有结点间的消息和数据通信。计算结点之间远程存储访问的延迟和带宽主要取决于互连网络的延迟和带宽。随着并行规模的不断增大，HPC性能的发挥越来越依赖于数据在庞大的计算资源间通信的效率而不是计算性能。

当HPC从百万亿次规模(10¹⁵FLOPS)向E级(10¹⁸FLOPS)计算演进之时，随着结点规模、结点计算容量、存储带宽及结点内并行度的持续增长，HPC大规模互连网络在性能、可靠性、高密度及可扩展性、低功耗低成本等方面遇到了严峻挑战。此外，随着大数据分析、机器学习在云数据中心的普及，对高效连接计算与存储资源的高性能互连网络提出了更为迫切的需求。路由器作为互连网络的主要部件极大地决定着互连网络的效率，Kim和Dally(于2005年)指出，随着芯片引脚数和引脚带宽的不断提升，设计高阶路由器成为可能。采用低阶路由器构建的低阶互连网络，例如k-ary n-cube及Torus网络，存在高延迟、互连成本高昂等缺点。高阶路由器因网络直径小、等分带宽高等优点广泛应用于高性能互连网络。高阶路由器可以有效降低网络路由跳步数，从而有效降低网络延迟、电/光缆数量，减少互连成本。在相同实现代价下，高阶拓扑结构能够提供比传统低阶网络更低的网络直径及延迟。Cray公司XC系列高性能计算机以及(2020年2月)最新发布的弹弓(slingshot)网络均采用高阶蜻蜓(dragonfly)网络拓扑；国防科大天河系列HPC也一直沿用高阶胖树拓扑结构。

目前随着摩尔定律已经接近其物理极限，摩尔定律已失效几乎成为业内共识。受其影响，芯片时钟频率及引脚数目的增长日趋缓慢，Intel CPU主频至2014年以来几乎停止了增长，而芯片引脚数目自28nm工艺之后难以增长。摩尔定律困境给高阶路由器芯片设计带来两方面影响：1)在有限的高速I/O引脚数目约束下，路由器芯片总带宽恒定不变，提高路由器端口密度，则需要降低端口带宽；2)高阶路由器设计难点为低延迟、高吞吐率报文硬件调度电路，其设计复杂度为O(N²)，当时钟频率保持不变时，为匹配更高的端口带宽，路由器需要在单位时钟周期内处理更多的报文，这对其仲裁逻辑复杂度及功耗提出了更高的要求。相比十几年前，高阶路由器芯片的设计除了可扩展性、可靠性及功耗方面的技术挑战，更难以满足高带宽低延迟需求。

发明内容

本发明要解决的技术问题：针对目前路由器芯片设计存在的高阶设计需求和端口带宽之间的矛盾，提供一种基于宽端口异构瓦片的端口可配置路由器设计方法及路由器，本发明能够根据后端芯片面积约束及通信带宽需求将高阶路由器灵活组织为多个异构的、易于硬件实现的宽端口低阶瓦片阵列，且路由器端口数目及带宽可配置。

为了解决上述技术问题，本发明采用的技术方案为：

一种基于宽端口异构瓦片的端口可配置路由器设计方法，实施步骤包括：

1)确定路由器最高端口带宽及高阶拓扑需求下的端口数目；