[发明专利]栅极驱动电路及其驱动方法、显示基板

说明书

本发明提供一种栅极驱动电路及其驱动方法、显示基板，属于显示技术领域，其可至少部分解决现有的显示面板由于分辨率高而导致的功耗高的问题。本发明的一种栅极驱动电路，其特征在于，包括：多个级联的移位寄存器，分为第一组移位寄存器和第二组移位寄存器，每级的移位寄存器的输出端对应一条栅线；第一控制单元，用于控制部分第一组移位寄存器的输出端；第二控制单元，用于控制部分第二组移位寄存器的输出端。

技术领域

本发明属于显示技术领域，具体涉及一种栅极驱动电路及其驱动方法、显示基板。

背景技术

随着科技的发展，现有的显示面板可达到较高的分辨率(PPI)，对于高分辨率的显示面板而言，每一个像素级别的图案已经不能被人眼识别，而能够被人眼识别的最小的显示图案(如字体、照片等)由多个像素形成。

然而，高分辨率的显示面板具有功耗高的缺点。

发明内容

本发明至少部分解决现有的显示面板由于分辨率高而导致的功耗高的问题，提供一种功耗低的高分辨率的显示面板的栅极驱动电路。

解决本发明技术问题所采用的技术方案是一种栅极驱动电路，包括：

多个级联的移位寄存器，分为第一组移位寄存器和第二组移位寄存器，每级移位寄存器的输出端对应一条栅线；

第一控制单元，用于控制部分所述第一组移位寄存器的输出端；

第二控制单元，用于控制部分所述第二组移位寄存器的输出端。

进一步优选的是，所述第一控制单元包括：多个第一晶体管，所述第一晶体管与所述第一组移位寄存器一一对应，每个所述第一晶体管的栅极连接第一电压端，第一极连接与其对应的移位寄存器输出端，第二极连接与其对应的移位寄存器对应的栅线；所述第二控制单元包括：多个第二晶体管，所述第二晶体管与所述第二组移位寄存器一一对应，每个所述第二晶体管的栅极连接第二电压端，第一极连接与其对应的移位寄存器输出端，第二极连接与其对应的移位寄存器对应的栅线。

进一步优选的是，所述第一组移位寄存器包括第奇数级移位寄存器；所述第二组移位寄存器包括第偶数级移位寄存器。

进一步优选的是，从第二级移位寄存器开始，相邻的两个移位寄存器为一组依次分为多个子组，所述第一组移位寄存器包括第一级移位寄存器以及第偶数个子组中的移位寄存器；所述第二组移位寄存器包括第奇数个子组中的移位寄存器。

进一步优选的是，该栅极驱动电路还包括：第一时钟线，所有所述移位寄存器的时钟端均与第一时钟线连接。

进一步优选的是，该栅极驱动电路还包括：第一时钟线，所述第一组移位寄存器的时钟端与第一时钟线连接；第二时钟线，所述第二组移位寄存器的时钟端与第二时钟线连接。

解决本发明技术问题所采用的技术方案是一种显示基板，包括：

上述的栅极驱动电路；

阵列分布的多个像素单元，所述像素单元与栅线连接。

进一步优选的是，所述栅极驱动电路为上述的栅极驱动电路；每列像素单元连接一条数据线，每列所述像素单元的颜色相同，且每行像素单元中，以第一颜色像素、第二颜色像素、第三颜色像素的顺序依次排列，除第一条栅线和最后一条栅线外，每条栅线对应相邻的两行像素单元，每条栅线连接其对应的像素单元中前一行的第偶数个像素单元以及后一行的第奇数个像素单元，第一条栅线连接第一行像素单元中的第奇数个像素单元，最后一条栅线连接最后一行像素单元中的第偶数个像素单元。