[发明专利]具有沟槽栅的IGBT器件的制造方法有效
| 申请号： | 202010594542.1 | 申请日： | 2020-06-28 |
| 公开（公告）号： | CN111785627B | 公开（公告）日： | 2023-03-14 |
| 发明（设计）人： | 潘嘉;杨继业;陈冲 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/331 | 分类号： | H01L21/331;H01L21/28 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 罗雅文 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 沟槽 igbt 器件 制造 方法 | ||
1.一种具有沟槽栅的IGBT器件的制造方法，其特征在于，所述方法包括：
在衬底上形成沟槽；
形成氧化层，所述氧化层覆盖所述沟槽的底部和侧壁；
利用多晶硅分两次填充所述沟槽，填充后的沟槽上层位置中间形成预定宽度的间隙；所述预定宽度等于经过氧化工艺处理后沟槽内多晶硅氧化增加的厚度；
形成IGBT器件的基极区、源区和集电区。
2.根据权利要求1所述的方法，其特征在于，所述利用多晶硅分两次填充所述沟槽，填充后的沟槽上层位置中间形成预定宽度的间隙，包括：
进行第一次多晶硅填充，第一次填充的多晶硅厚度小于所述沟槽的深度；
刻蚀去除所述沟槽内预定深度以上位置的多晶硅；
进行第二次多晶硅填充，所述沟槽内第二次填充的多晶硅中间形成预定宽度的间隙；
去除所述衬底表面的多晶硅。
3.根据权利要求2所述的方法，其特征在于，所述刻蚀去除所述沟槽内预定深度以上位置的多晶硅，包括：
根据具有缺陷的沟槽栅中的缺陷深度确定所述预定深度，所述预定深度大于或等于所述缺陷深度；
刻蚀去除所述沟槽内所述预定深度以上位置的多晶硅。
4.根据权利要求1所述的方法，其特征在于，所述在衬底上形成沟槽，包括：
通过光刻和刻蚀工艺在所述衬底上形成沟槽。
5.根据权利要求1至3任一所述的方法，其特征在于，所述沟槽上层位置中间的间隙被氧化物填充。
6.根据权利要求1所述的方法，其特征在于，所述形成IGBT器件的基极区、源区和集电区，包括：
在沟槽两侧形成所述基极区，所述基极区位于所述衬底中的漂移区内；
在所述基极区内形成所述源区；
在所述衬底的背面形成集电区。
7.根据权利要求6所述的方法，其特征在于，在所述基极区内形成所述源区之后，还包括：
在所述衬底的正面形成正面金属层，通过所述正面金属层引出所述IGBT器件的源区和沟槽栅。
8.根据权利要求6所述的方法，其特征在于，所述在衬底的背面形成集电区之后，还包括：
在所述衬底的背面形成背面金属层，通过所述背面金属层引出所述IGBT器件的集电区。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010594542.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种山羊导电手套革的制作工艺
- 下一篇：IGBT器件的制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
