[发明专利]半导体器件

说明书

提供了一种半导体器件，所述半导体器件包括：衬底；第一下图案和第二下图案，位于所述衬底上并且在第一方向上排成一行；第一有源图案堆叠，设置在所述第一下图案上并且与所述第一下图案间隔开；第二有源图案堆叠，设置在所述第二下图案上并且与所述第二下图案间隔开；鳍形切割栅极结构，设置在所述第一下图案上，所述鳍形切割栅极结构的一部分与所述第一下图案交叠；第一栅极结构，围绕所述第一有源图案堆叠并且在与所述第一方向相交的第二方向上延伸；第二栅极结构，围绕所述第二有源图案堆叠并且在所述第二方向上延伸；以及器件隔离层，位于所述第一栅极结构与所述第二栅极结构之间并且将所述第一下图案与所述第二下图案分开。

相关申请的交叉引用

通过引用的方式将于2019年7月29日在韩国知识产权局提交的、题为“Semiconductor Device(半导体器件)”的韩国专利申请No.10-2019-0091487的全部内容合并于此。

技术领域

实施例涉及半导体器件。

背景技术

随着半导体器件变得更加高度集成，实现用户所需的晶体管性能变得更加困难。正因如此，已经提出了各种场效应晶体管。例如，已经提出了用高介电层-金属栅极结构来代替包括分别使用氧化硅和多晶硅形成的栅极绝缘层和栅电极的普通场效应晶体管。

随着场效应晶体管的特征尺寸减小，栅极的长度和其下方的沟道的长度变小。因此，对集成电路装置的制造工艺和结构进行了各种研究，以改善作为确定集成电路性能的因素的晶体管的操作稳定性和可靠性。

发明内容

实施例涉及一种半导体器件，所述半导体器件包括：衬底；第一下图案和第二下图案，位于所述衬底上并且在第一方向上排成一行；第一有源图案堆叠，设置在所述第一下图案上并且与所述第一下图案间隔开；第二有源图案堆叠，设置在所述第二下图案上并且与所述第二下图案间隔开；鳍形切割(fin-cut)栅极结构设置在所述第一下图案上的，所述鳍形切割栅极结构的一部分与所述第一下图案交叠；第一栅极结构，围绕所述第一有源图案堆叠并且在与所述第一方向相交的第二方向上延伸；第二栅极结构，围绕所述第二有源图案堆叠并且在所述第二方向上延伸；以及器件隔离层，位于所述第一栅极结构与所述第二栅极结构之间并且将所述第一下图案与所述第二下图案分开。

实施例还涉及一种半导体器件，所述半导体器件包括：衬底；下图案，设置在所述衬底上并且在与所述衬底的上表面平行的第一方向上延伸；多个片状图案，设置在所述下图案上并且布置在与所述衬底的所述上表面垂直的第二方向上；栅电极，围绕所述多个片状图案；以及绝缘图案，与所述多个片状图案接触并且包括线性绝缘图案和多个突出绝缘图案。所述线性绝缘图案可以在所述第二方向上延伸，并且所述多个突出绝缘图案中的每个突出绝缘图案可以从所述线性绝缘图案的侧壁沿所述第一方向突出。

实施例还涉及一种半导体器件，所述半导体器件包括：衬底，包括第一区域和第二区域；第一下图案，位于所述第一区域中并且在第一方向上延伸；第二下图案，位于所述第二区域中并且在第二方向上延伸；第一有源图案堆叠，位于所述第一下图案上，所述第一有源图案堆叠包括多个第一片状图案；第二有源图案堆叠，位于所述第二下图案上，所述第二有源图案堆叠包括多个第二片状图案；第一栅极结构，围绕所述多个第一片状图案；第二栅极结构，围绕所述多个第二片状图案；第一器件隔离层，沿着所述第一栅极结构的侧壁延伸并且接触所述第一下图案；以及第二器件隔离层，沿着所述第二栅极结构的侧壁延伸并且接触所述第二下图案。所述第一器件隔离层可以包括位于所述第一下图案的上表面与所述第一有源图案堆叠的最上表面之间的第一部分，所述第二器件隔离层可以包括位于所述第二下图案的上表面与所述第二有源图案堆叠的最上表面之间的第二部分，所述第一器件隔离层的所述第一部分可以在所述第一方向上具有第一宽度，并且所述第二器件隔离层的所述第二部分可以在所述第二方向上具有大于所述第一宽度的第二宽度。

附图说明

通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得显而易见，在附图中：