[发明专利]一种集成栅极驱动电路和显示装置

权利要求书

1.一种集成栅极驱动电路，其特征在于，包括多个级联的行驱动单元，设n为自然数，负责输出第n级水平扫描信号的第n级行驱动单元包括：

正向扫描和反向扫描控制模块、节点信号控制模块、输出控制模块、第一稳压模块、上拉模块、第一下拉模块、第二下拉模块、第三下拉模块以及第四下拉模块；

所述正向扫描和反向扫描控制模块，用于根据正向扫描控制信号或反向扫描控制信号控制集成栅极驱动电路进行正向扫描或反向扫描；所述正向扫描和反向扫描控制模块的输出信号的电平大于预设值；

所述节点信号控制模块，用于根据第n+1级时钟信号和第n-1级时钟信号控制所述集成栅极驱动电路在非工作阶段输出低电位的栅极驱动信号；

所述输出控制模块，用于根据本级时钟信号控制本级栅极驱动信号的输出；

所述第一稳压模块，用于维持第一节点的电平；

所述上拉模块，用于在黑屏触控工作期间或者异常断电工作状态时根据第一全局信号控制本级行驱动单元输出高电平的栅极驱动信号；

所述第一下拉模块，用于下拉所述第一节点的电平；

所述第二下拉模块，用于下拉第二节点的电平；

所述第三下拉模块，用于下拉本级栅极驱动信号的电平；

所述第四下拉模块，用于在显示触控工作期间根据第二全局信号控制本级行驱动单元下拉输出低电位的栅极驱动信号。

2.如权利要求1所述的集成栅极驱动电路，其特征在于，

所述正向扫描控制模块包括第一薄膜晶体管、第二薄膜晶体管、第十五薄膜晶体管以及第十六薄膜晶体管；

所述第十五薄膜晶体管的源极接入所述正向扫描控制信号，栅极连接第n-2级时钟信号；漏极与所述第一薄膜晶体管的源极连接；

所述第一薄膜晶体管的源极与所述第十五薄膜晶体管的漏极连接接入所述正向扫描控制信号，栅极连接第n-2级行驱动单元的栅极驱动信号；漏极分别与所述第一稳压模块、所述第二下拉模块以及所述第一节点连接；

所述第十六薄膜晶体管的源极接入所述反向扫描控制信号，栅极接入第n+2级时钟信号，漏极与所述第二薄膜晶体管的源极连接；

所述第二薄膜晶体管的源极与所述第十六薄膜晶体管漏极的连接接入所述反向扫描控制信号，栅极接入第n+2级行驱动单元的栅极驱动信号，漏极与所述第二下拉模块以及所述第一节点连接。

3.如权利要求2所述的集成栅极驱动电路，其特征在于，所述节点信号控制模块包括第三薄膜晶体管、第四薄膜晶体管以及第八薄膜晶体管；

所述第三薄膜晶体管的栅极与所述第十五薄膜晶体管的源极连接，源极接入第n+1级时钟信号，漏极与第四薄膜晶体管的漏极以及第八薄膜晶体管的栅极连接；

所述第四薄膜晶体管的栅极与所述第十六薄膜晶体管的源极连接，源极接入第n-1级时钟信号；

所述第八薄膜晶体管的源极接入恒压高电位信号，漏极与所述第二节点连接。

4.如权利要求1所述的集成栅极驱动电路，其特征在于，

所述第二下拉模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极与所述第一节点连接，源极接入所述恒压低电位信号，漏极与所述第二节点连接。

5.如权利要求1所述的集成栅极驱动电路，其特征在于，

所述第一下拉模块包括第五薄膜晶体管，所述第五薄膜晶体管的栅极与所述第二节点连接，漏极与所述第一节点连接，源极接入恒压低电位信号。

6.根据权利要求1所述的集成栅极驱动电路，其特征在于，

所述第一稳压模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极接入恒压高电位信号，源极与所述第一节点连接。

7.根据权利要求6所述的集成栅极驱动电路，其特征在于，所述输出控制模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极与所述第七薄膜晶体管的漏极连接，源极接入本级时钟信号，漏极用于输出所述栅极驱动信号。