[发明专利]任意切割图案化的方法在审
申请号: | 202010589144.0 | 申请日: | 2020-06-24 |
公开(公告)号: | CN112242348A | 公开(公告)日: | 2021-01-19 |
发明(设计)人: | 彭士玮;林威呈;赖志明;曾健庭 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 任意 切割 图案 方法 | ||
在此说明任意切割图案化的方法及其装置。第一金属线与第二金属线形成于基材的单元中且于垂直方向延伸。第三金属线及第四金属线形成于基材中且分别垂直于第一金属线及第二金属线。使用第一图案化技术形成第一圆形区域在第一金属线的一端,且使用第一图案化技术形成第二圆形区域在第二金属线的一端。使用第二图案化技术侧向延伸第一圆形区域,以形成第三金属线,且使用第二图案技化术侧向延伸第二圆形区域,以形成第四金属线。
技术领域
本揭露所描述的技术总体上是有关于电子装置,而更特别地是关于集成电路。
背景技术
摩尔定律(Moore’s law)阐述了密集集成电路中的晶体换数目约每隔两年便会变为两倍的趋势。为了变得更加密集,整体晶片体积(例如:晶片占有的物理空间量)也下降。封装更多的晶体换至更小的空间可造成设计及制程的问题,例如晶片上缺乏接脚连结或布线壅塞。
发明内容
本揭露提供一种任意切割图案化的方法,包含在半导体装置的单元中形成第一金属线及第二金属线,其中第一金属线与第二金属线于垂直方向延伸。在半导体装置的单元中形成第三金属线与第四金属线,其中第三金属线与第四金属线分别垂直第一金属线与第二金属线,且第三金属线与第四金属线是通过以下操作来形成:使用第一图案化技术形成第一圆形区域与第二圆形区域,其中第一圆形区域于第一金属线的一端,且第二圆形区域于第二金属线的一端,以及使用第二图案化技术侧向延伸第一圆形区域,以形成第三金属线,并侧向延伸第二圆形区域,以形成第四金属线。
附图说明
根据以下详细说明并配合附图阅读,使本揭露的态样获致较佳的理解。需注意的是,如同业界的标准作法,许多特征仅作示意之用并非按照比例绘示。事实上,为了清楚讨论,许多特征的尺寸可以经过任意缩放。
图1是根据本揭露的各种实施例的例示半导体装置的示意图;
图2A是绘示根据本揭露的各种实施例的例示目标图案的上视图;
图2B是绘示根据本揭露的各种实施例的例示第一图案化方法的上视图;
图2C是绘示根据本揭露的各种实施例的例示第二图案化方法的上视图;
图3是绘示根据本揭露的各种实施例的例示单元布局的上视图;
图4是绘示根据本揭露的各种实施例中以任意切割图案化的例示单元布局的简化上视图;
图5是绘示根据本揭露的各种实施例中以任意切割图案化的例示单元布局的简化上视图;
图6是绘示根据本揭露的各种实施例中以任意切割图案化的例示单元布局的简化上视图;
图7是绘示根据本揭露的各种实施例中以任意切割图案化的例示单元布局的简化上视图;
图8是绘示根据本揭露的各种实施例中以任意切割图案化的例示单元布局的简化上视图;
图9是绘示根据本揭露的各种实施例中以任意切割图案化的例示单元布局的简化上视图;
图10是绘示根据本揭露的各种实施例中任意切割图案化的例示方法的流程图1000。
【符号说明】
100:半导体装置
110:硅穿孔
112:背面TSV
114,116:电压源
120:PDN区域
121:介层窗围栏
122,124,126:电路
130:基材
140:背面PDN
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010589144.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造