[发明专利]FPGA单粒子翻转纠错方法及电路

说明书

本申请公开了FPGA单粒子翻转纠错方法及电路、电子设备、计算机可读存储介质，该方法包括：检测配置数据帧地址是否是不需要ECC校验的帧地址；若所述配置数据帧地址是不需要ECC校验的帧地址，则不对所述配置数据帧地址对应的配置数据帧进行ECC校验；若所述配置数据帧地址不是不需要ECC校验的帧地址，则对所述配置数据帧地址对应的配置数据帧进行ECC校验。在SEU纠错过程中，用户可以配置不需要ECC校验的帧地址，例如可以将容易产生误报的帧地址配置为不需要ECC校验，对于不需要校验的帧地址，将不进行数据回读和ECC校验，增加了ECC校验的灵活性，避免因噪声可能导致的数据误报。

技术领域

本申请涉及集成电路设计及抗辐射加固设计的技术领域，尤其涉及FPGA单粒子翻转纠错方法及电路、电子设备、计算机可读存储介质。

背景技术

单粒子翻转(SEU，Single Event Upset)是由于空间粒子辐射而导致存储单元发生位翻转(即内容由0变成1，或由1变成0)。SEU效应是瞬态的、非破坏性的，但是它可能会改变微电子电路的RAM(Random Access Memory，随机访问存储器)构型，对可编程电子硬件所执行的功能产生不利影响。

现代民机飞控、航电等系统高度复杂，其大量采用了基于RAM的复杂电子设备。例如微处理器，现场可编程门阵列FPGA(Field Programmable Gate Arrays)等。目前在民机机载设备的研制过程中，得到了广泛应用的芯片主要包括专用集成电路器件ASIC(Application Specific Integrated Circuit的简写)和FPGA。ASIC芯片能够实现高密度、小体积和低功耗，但ASIC制片成本和风险较高，欠缺灵活性。ASIC虽然也对SEU敏感，但相对来说具有较好的抗SEU特性。随着电子工业的飞速发展，FPGA由于兼顾高性能及灵活性，在数字系统设计及ASIC原型前端设计中得到广泛的应用。

FPGA的主流技术有基于反熔丝、基于SRAM和基于FLASH三种。相对于反熔丝和基于FLASH的FPGA，SRAM型FPGA抗辐射能力存在不足，但是其强大的性能优势和设计灵活性对飞控和航电应用仍具有巨大吸引力。目前占据市场份额最大的FPGA厂商Xilinx和Altera的绝大部分产品都是基于SRAM的，欧美等国家的航空航天机构也把SRAM型FPGA作为核心电子元器件。

由于SRAM型FPGA对于SEU效应敏感，在民机系统和设备设计时，为将SEU带来的安全性影响减缓到最小，可针对SEU效应敏感的器件，采用三模冗余(Triple ModuleRedundancy，TMR)、纠错码(Error Correction Code，ECC)和擦洗(Scrubbing)这几种常见的SEU减缓措施。三模冗余技术纠错速度快，但缺点是附加硬件资源多，不适用与大规模SRAM型FPGA SEU减缓加固。而擦洗本质上不能解决SEU效应带来的问题，仅提供一定程度的减缓。

纠错码是一种针对SEU常见的减缓方法，可使用特定的编码和解码规则，检测和纠正存储器中的故障。纠错码的基本原理是在信息编码序列上附加冗余编码，然后进行存储和传输，这些冗余编码与信息编码之间存在某种确定的相互关联。接收方可以通过校验冗余编码与信息编码之间的关联，发现是否受到SEU影响，继而实现故障隔离或者利用编码算法将其纠正。FPGA的ECC编码目的，是为了在读取存储单元的内容时，能够发现差错并将其纠正。一般采用既能检错又能纠错的编码方法，如循环冗余校验CRC、海明码(HammingCode)等。目前FPGA厂商Xilinx和Altera在其绝大部分器件内实现了内嵌单粒子翻转纠错电路，用于减缓SEU效应。不足是仍然存在一些问题，以Xilinx的纠错电路为例，在实行ECC操作时，用户必须检查FPGA内的所有帧，不能配置回读帧数据的地址，这种设计方法增加了回读数据误报的风险，对于那些读操作容易受到用户逻辑影响的帧地址，进行ECC校验可能会产生误报。

发明内容