[发明专利]信号选择电路和显示装置

权利要求书

1.一种信号选择电路，其特征在于，包括：控制模块与输出模块；所述控制模块包括控制节点与时钟信号输入端，所述控制节点与所述输出模块的控制端连接，所述输出模块包括第一输入端与第二输入端，所述第一输入端用于接收第一输入信号，所述第二输入端用于接收第二输入信号，所述输出模块包括第一输出端与第二输出端，所述第一输出端用于在所述控制节点的控制下根据所述第一输入信号和所述第二输入信号中的一个输出第一输出信号，所述第二输出端用于在所述控制节点的控制下根据所述第一输入信号和所述第二输入信号中的另一个输出第二输出信号；

所述时钟信号输入端用于接收时钟信号，以使所述时钟信号由高电平向低电平切换时，拉低所述控制节点的电平，当所述控制节点的电平被拉低后，所述第一输出信号与所述第一输入信号和所述第二输入信号中的一个相同，所述第二输出信号与所述第一输入信号和所述第二输入信号中的另一个相同。

2.根据权利要求1所述的信号选择电路，其特征在于，所述控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一电容与第二电容，所述控制节点包括第一控制节点与第二控制节点；所述时钟信号输入端包括第一时钟信号输入端与第二时钟信号输入端；

所述第一晶体管的第一端用于接收高电平信号，所述第一晶体管的控制端用于接收第一电压信号，所述第一晶体管的第二端连接至所述第二晶体管的第二端，所述第二晶体管的第一端与所述第二晶体管的控制端连接，所述第二晶体管的控制端连接至所述第一电容的第一端，所述第一电容的第二端为所述第一时钟信号输入端，所述第二晶体管的第一端还与所述第三晶体管的第二端连接，所述第三晶体管的第一端用于接收低电平信号，所述第三晶体管的控制端用于接收第二电压信号，所述第一控制节点与所述第一晶体管的第二端连接；

所述第四晶体管的第一端与所述第一晶体管的第一端并接，用于接收所述高电平信号，所述第四晶体管的控制端用于接收第二电压信号，所述第四晶体管的第二端连接至所述第五晶体管的第二端，所述第五晶体管的第一端与所述第五晶体管的控制端连接，所述第五晶体管的控制端连接至所述第二电容的第一端，所述第二电容的第二端为所述第二时钟信号输入端，所述第五晶体管的第一端还与所述第六晶体管的第二端连接，所述第六晶体管的第一端与所述第三晶体管的第一端并接，用于接收所述低电平信号，所述第六晶体管的控制端用于接收所述第一电压信号，所述第二控制节点与所述第四晶体管的第二端连接。

3.根据权利要求2所述的信号选择电路，其特征在于，所述第一晶体管为P型晶体管，所述第一晶体管的第一端为源极，所述第一晶体管的第二端为漏极，所述第一晶体管的控制端为栅极；

所述第二晶体管为P型晶体管，所述第二晶体管的第一端为源极，所述第二晶体管的第二端为漏极，所述第二晶体管的控制端为栅极；

所述第三晶体管为P型晶体管，所述第三晶体管的第一端为源极，所述第三晶体管的第二端为漏极，所述第三晶体管的控制端为栅极；

所述第四晶体管为P型晶体管，所述第四晶体管的第一端为源极，所述第四晶体管的第二端为漏极，所述第四晶体管的控制端为栅极；

所述第五晶体管为P型晶体管，所述第五晶体管的第一端为源极，所述第五晶体管的第二端为漏极，所述第五晶体管的控制端为栅极；

所述第六晶体管为P型晶体管，所述第六晶体管的第一端为源极，所述第六晶体管的第二端为漏极，所述第六晶体管的控制端为栅极。