[发明专利]具有次级侧控制和同步整流器感测架构的AC-DC转换器

说明书

本申请涉及具有次级侧控制和同步整流器感测架构的AC‑DC转换器。提供了一种具有次级侧控制和同步整流器(SR)架构的AC‑DC转换器及其操作方法，用于降低转换器的成本、复杂性和尺寸，同时提高效率。在示例实施例中，用于该AC‑DC转换器的次级侧的集成电路(IC)控制器包括耦合到端子的过零检测器(ZCD)块和负感测(NSN)块。该端子被配置为从AC‑DC转换器的次级侧上的SR电路的漏极节点接收输入信号。该ZCD块被配置为确定输入信号的电压何时达到0V。该NSN块被配置为确定输入信号的负电压。耦合在该端子和本地接地之间的内部整流器被配置为确保在ZCD块和NSN块的操作期间基本上没有电流流过该端子。

技术领域

本公开总体上涉及AC-DC功率转换器，且更具体地，涉及包括同步整流器感测架构的次级受控转换器及其操作方法。

背景

AC-DC转换器将来自交流(AC)源的功率转换为指定电压电平的直流(DC)。对于给定的尺寸和重量，使用次级侧控制的AC-DC转换器可以更有效地输送功率，并因此被广泛用于便携式电子设备中。通常，AC-DC转换器将来自连接或耦合到变压器的初级侧的AC输入端的功率传输到耦合到变压器的次级侧的DC输出端。

包括同步整流器(SR)感测架构的一个这样的AC-DC转换器的简化示意框图在图1中示出。参考图1，AC-DC转换器100通常包括变压器102、有源整流元件或功率开关(PS)(诸如，在变压器的初级侧的PS场效应晶体管(PS_FET 104))、同步整流器(SR)(诸如，在变压器的次级侧的SR场效应晶体管(SR_FET 106))以及输出滤波器或电容器108。在操作中，PS_FET 104响应于来自初级侧控制器110的信号，接通或关断初级侧的电力。在次级侧受控转换器中，耦合到SR_FET 106的漏极节点(SR_DRAIN114)和栅极的次级侧控制器112感测SR_DRAIN上的电压，并响应于感测到的电压峰值以及负值和过零点来接通和关断SR_FET。

在反激式转换器(flyback converter)中，初级侧控制器110通过反馈或反激路径116从SR_FET 106或次级侧控制器112接收信号。在PS_FET 104接通或闭合且SR_FET 106断开或打开的时间期间，AC-DC转换器100被称为在反激模式下操作，并且在变压器102中建立磁场，同时初级侧的电流线性地增大。当PS_FET 104断开或打开且SR_FET 106接通或闭合时，AC-DC转换器100将功率传输到次级侧，其中磁场开始急剧下降，并且次级侧电流稳定地减小，但是随着功率被提供给连接到输出端的Cout 108而逐渐地减小，直到达到次级中基本上没有电流流动的点。

使用SR感测架构的前几代AC-DC转换器的一个问题在于，根据变压器102的匝数比(N:1)(通常为4:1)，SR_FET 106的漏极节点114上的电压可能超过整流后的AC输入电压的1/N，对于230V AC输入，通常高达115V。这又需要在SR_DRAIN节点上使用相对大且昂贵的高压FET，以及在次级侧控制器112中使用附加静电放电(ESD)电路，以将该电压从漏极节点114安全地耦合到次级侧控制器。

至少部分解决上述问题的现有方法依赖于使用由大于150V的容差技术制成的大的高功率FET来感测次级控制器112内部的SR_DRAIN节点，或者使用外部箝位电路118来裁切至次级侧控制器112的输入。这些方法并不完全令人满意，因为次级侧控制器112通常被实现为集成电路(IC)，并且使用外部箝位电路118来裁切至IC的输入需要额外的封装引脚和外部组件以及用于峰值检测和前馈(feed-fwd)感测的连接，因为在外部裁切SR_DRAIN114上的电压会干扰这些检测。因此，外部箝位电路118的使用增加了IC的尺寸和复杂性以及专用于SR感测的IC的封装引脚数量。这又增加了制造AC-DC转换器100所需的物料清单(BOM)和在其上制造次级侧控制器112的IC的尺寸，这两者都倾向于增加成本，同时降低AC-DC转换器100在需要紧凑功率转换器的应用中的产量和效用。