[发明专利]一种高速SAR ADC电路及集成芯片

说明书

本申请公开了一种高速SAR ADC电路及集成芯片，包括采样开关、电容式DAC、两个放大器、动态比较器、异步SAR logic，其中：采样开关的输入端与输入采样信号连接，输出端与电容式DAC的输入端连接；两个放大器的输入端分别连接两个电容式DAC的两个输出端，两个放大器的输出端分别连接动态比较器的两个输入端；动态比较器的输出端与异步SAR logic的输入端连接。本申请在动态比较器前增加了两个放大器，提前对信号进行放大，缩短动态比较器内部放大的时间，使当前信号通过动态比较器之后的处理与下一信号的放大能同时进行，继而提高了高速SAR ADC电路中连续信号的转换速度，噪声要求也得到放宽。

技术领域

本发明涉及芯片领域，特别涉及一种高速SAR ADC电路及集成芯片。

背景技术

当前，传统的高速SAR ADC(Successive Approximation Analog to DigitalConverter，逐次逼近模数转换器)电路中动态比较器和logic为主要的工作元件，当动态比较器中周期时钟clkc处在上升沿时动态比较器进行比较，下降沿时动态比较器复位。整个高速SAR ADC电路中信号的一次转换需要经历三个阶段，每个阶段的耗时如图1所示，其中第一个阶段是动态比较器比较，耗时为tc，第二阶段为将动态比较器的比较结果通过logic传递给DAC，耗时为tl，第三阶段为DAC建立的时间，耗时为tdac。

通常情况下，选择可再生比较器作为动态比较器，这种比较器在输入信号较大时，能够很快比较出结果进而缩短比较时间，但在输入信号较小时，可再生比较器的比较速度较慢。这是因为可再生比较器有两个工作阶段，第一个阶段是放大ta，第二个阶段为再生tr，当输入信号减小，放大阶段的时间ta会明显拉长，导致高速SAR ADC电路的信号转换速度变慢。

因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种提高转换速度的高速SAR ADC电路及集成芯片。其具体方案如下：

一种高速SAR ADC电路，包括采样开关、电容式DAC、两个放大器、动态比较器、异步SAR logic，其中：

所述采样开关的输入端与输入采样信号连接，输出端与所述电容式DAC的输入端连接；两个所述放大器的输入端分别连接所述电容式DAC的两个输出端，两个所述放大器的输出端分别连接所述动态比较器的两个输入端；所述动态比较器的输出端与所述异步SARlogic的输入端连接。

优选的，控制两个所述放大器的第一控制时钟与控制所述动态比较器的第二控制时钟之间存在延迟。

优选的，两个所述放大器均为反相器，其中：

输入端与所述电容式DAC的正输入端连接的反相器，其输出端与所述动态比较器的反相输入端连接；

输入端与所述电容式DAC的负输入端连接的反相器，其输出端与所述动态比较器的同相输入端连接。

优选的，每个所述反相器包括NMOS管、PMOS管、第一开关管和第二开关管，其中：

所述PMOS管的栅极和所述NMOS管的栅极连接后作为该反相器的输入端；

所述PMOS管的源极与预设电压源连接，所述PMOS管的漏极与所述第一开关管的第一端连接；

所述NMOS管的源极接地，所述NMOS管的漏极与所述第二开关管的第一端连接；

所述第一开关管的第二端和所述第二开关管的第二端连接后作为该反相器的输出端；

所述第一开关管和所述第二开关管的状态由所述第一控制时钟控制。