[发明专利]合封芯片的检测方法、装置及电子设备

说明书

本申请提供一种合封芯片的检测方法、装置及电子设备，涉及半导体集成电路技术领域，其中，该方法包括对合封芯片进行功能测试，确定合封芯片中主芯片与从芯片之间的通信状态，进而根据合封芯片中主芯片与从芯片之间的通信状态，确定合封芯片的打线检测结果。本申请提供的技术方案可以采用功能测试确定合封芯片的打线检测结果，由于功能测试是基于数据传输实现的，因此具有效率高，成本低的特点，可以有效降低合封芯片的检测时间和测试成本。

技术领域

本申请涉及半导体集成电路技术，尤其涉及一种合封芯片的检测方法、装置及电子设备，属于半导体集成电路测试技术领域。

背景技术

随着科技的发展，越来越多的产品都朝着智能化的方向发展，促进了芯片市场的发展。早期受制于技术的限制，成品芯片通常是由一个芯片封装而成的，而现在出现了可将多个芯片封装在一起的多芯片合封技术。由于多芯片合封技术具有制造成本低，设计和制造工艺灵活性高，且容易实现等优点而得到了广泛的应用。

一个由多芯片合封技术制造的芯片(简称“合封芯片”)中通常包括一个主芯片和至少一个的从芯片，主芯片和从芯片之间通过导线连接(导线的连接工艺也叫打线)，以实现主芯片和从芯片的数据通信。合封芯片在封装后还需要进行测试，通过测试的合封芯片才可以进入市场销售。由于芯片封装后就无法打开，传统的测试方法是通过X光检测的方式检测芯片之间的打线是否正常。

但是，合封芯片在量产时数量巨大，通过X光检测会浪费大量时间，并且增加测试成本。

发明内容

有鉴于此，本申请提供一种合封芯片的检测方法、装置及电子设备，用于降低合封芯片的检测时间和测试成本。

为了实现上述目的，第一方面，本申请实施例提供一种合封芯片的检测方法，包括：

对合封芯片进行功能测试，确定合封芯片中主芯片与从芯片之间的通信状态；

根据合封芯片中主芯片与从芯片之间的通信状态，确定合封芯片的打线检测结果。

可选的，合封芯片包括一个主芯片和至少一个从芯片，对合封芯片进行功能测试，确定合封芯片中主芯片与从芯片之间的通信状态，包括：

发送测试指令至主芯片，测试指令用于主芯片读取各从芯片中存储的目标数据；

获取主芯片读取到各从芯片的目标数据；

对于每个从芯片，若获取的从芯片的目标数据与预设的从芯片对应的测试数据相同，则确定主芯片与从芯片之间的通信正常；

对应的，根据合封芯片中主芯片与从芯片之间的通信状态，确定合封芯片的打线检测结果，包括：

对于每个从芯片，若主芯片与从芯片之间的通信正常，则确定主芯片与从芯片之间的打线连接正常。

可选的，在发送测试指令至主芯片之前，方法还包括：

初始化合封芯片。

可选的，在对合封芯片进行功能测试之前，方法还包括：

对合封芯片进行开断(Open/Short，OS)测试；

若OS测试通过，则对合封芯片进行直流(Direct Current，DC)参数测试；

对应的，对合封芯片进行功能测试，包括：

在DC参数测试通过的情况下，对合封芯片进行功能测试。

可选的，对合封芯片进行开断OS测试，包括：

向合封芯片的输入输出(Input/Output，IO)管脚输入预定的电流；

获取合封芯片的IO管脚的电压值；