[发明专利]一种双缓冲IRIG-B码产生方法

权利要求书

1.一种双缓冲IRIG-B码产生方法，其特征在于，包括如下步骤：

A.在FPGA中设置两个深度为128位、宽为1的FIFO作为B码码元的双缓冲，并均初始化为空闲状态，此时秒信号触发标志为0；

B.在当前秒信号时刻，CPU中产生一组B码码元内容；

C.在当前秒信号后500ms时刻，CPU侧将该组B码码元通过IO口写入到FPGA的FIFO中，在写入过程中，FPGA随机选择一个空闲状态的FIFO来存储该组B码码元，该空闲状态的FIFO变为存储态；

D.将秒信号触发标志设置为1，FPGA侧触发产生本秒B码时帧，在秒信号前沿时刻，置上述存储态的FIFO的读使能，FPGA将该存储态的FIFO改成编码状态；

E.FPGA按B码时序读取该编码状态的FIFO中的B码码元来进行编码，在编码过程中，CPU产生一组新的B码码元，并将该组B码码元写入到FPGA中另一个为空闲状态的FIFO中，该空闲状态的FIFO存储该组码元并变为存储态；

F.FPGA对上述编码状态的FIFO中的B码码元进行编码直至该FIFO缓冲为空时，编码完成，停止读，该编码状态的FIFO还原成空闲状态；

G.FPGA侧触发新的B码时帧秒界信号产生，循环步骤D到F，直至产生连续的B码时帧。

2.根据权利要求1所述的双缓冲IRIG-B码产生方法，其特征在于：在所述步骤A中，秒信号触发标志为0是通过将32位毫秒计数器设置为0来实现的。

3.根据权利要求1所述的双缓冲IRIG-B码产生方法，其特征在于：在所述步骤D中，秒信号触发标志为1是通过将32位毫秒计数器设置为当前的TickCount来实现的。

4.根据权利要求1所述的双缓冲IRIG-B码产生方法，其特征在于：在所述步骤E中，FPGA按B码时序读取该编码状态的FIFO中的B码码元来进行编码的具体步骤为：该编码状态的FIFO从Pr码元开始发送，并在每个码元发送后的5ms时刻，FPGA将读使能FIFO的读时钟置1产生一个上升沿，触发该FIFO出栈一个B码码元，FPGA逐一读取B码码元内容，直到该FIFO缓冲为空，则停止读。

5.根据权利要求4所述的双缓冲IRIG-B码产生方法，其特征在于：编码状态的FIFO从Pr码元开始发送时，在每个码元发送后的10ms时刻，设置下一个B码码元的前沿，根据读取的B码码元设置下一个码元的脉宽值，FPGA中的当前码元脉宽值与提前设置的码元脉宽值相等时刻，设置B码码元的后沿。