[发明专利]基于忆阻器的三值编码器电路

权利要求书

1.基于忆阻器的三值编码器电路，包括一个正极性三值反相器，一个负极性三值反相器、一个三值非门和一个三输入的三值与门，其特征在于：

该编码器电路的第一个输入端连接至正极性三值反相器的输入端，正极性三值反相器的输出端连接至三值与门的第一个输入端；

该编码器电路的第二个输入端连接至三值非门的输入端，三值非门的输出端连接至三值与门的第二个输入端；

该编码器电路的第三个输入端连接至负极性三值反相器的输入端，负极性三值反相器的输出端连接至三值与门的第三个输入端；

三值与门的输出端作为编码器电路的输出端；

编码器电路三个输入端与一个输出端遵循以下关系：

当第一输入端为逻辑1、第二输入端和第三输入端均为逻辑0时，输出端为逻辑2；

当第二输入端为逻辑1、第一输入端和第三输入端均为逻辑0时，输出端为逻辑1；

当第三输入端为逻辑1、第二输入端和第一输入端均为逻辑0时，输出端为逻辑2；

所述的三值或非门由一个三值或门和一个三值非门组成，对于三值非门，其中0的非逻辑为2，1的非逻辑为1, 2的非逻辑为0，对于三值或门，输出为两输入的最大值；

所述的正极性三值反相器和负极性三值反相器均由NMOS管和忆阻器组成，其中NMOS管的栅极作为三值反相器的输入端，NMOS管的源极接地，NMOS管的漏极与忆阻器的正极并作为三值反相器的输出端，忆阻器的负极与电源V_CC相连接，其中正极性三值反相器中的NMOS管与负极性三值反相器中的NMOS管阈值导通电压不同。

2.根据权利要求1所述的基于忆阻器的三值编码器电路，其特征在于：所述的三值非门由两个忆阻器和两个NMOS管组成，三值编码器的输入与一个NMOS管的栅极、另一NMOS管的栅极相连接；一个忆阻器的负极与电源V_CC相连接，正极与一个NMOS管的漏极相连接，并作为三值非门的输出端；一个NMOS管的源极与另一个忆阻器的负极、另一个NMOS管的漏极相连接；另一个忆阻器的正极、另一个NMOS管的源极与接地端相连接。

3.根据权利要求1所述的基于忆阻器的三值编码器电路，其特征在于：所述的三值与门由三个忆阻器组成，三个忆阻器的负极作为三值与门的三个输入端，三个忆阻器的正极并联后作为三值与门的输出端。