[发明专利]基于单极型晶体管的触发器电路及芯片

权利要求书

1.一种基于单极型晶体管的触发器电路，其特征在于，包括三个动态单元、第一反相器和第二反相器，各所述动态单元均包括三个晶体管，所述三个晶体管依次串联在电源端和接地端之间；

第一个动态单元中串联在中间的第一晶体管的源极作为所述一个动态单元的第一输出端；

第二个动态单元中串联在中间的第二晶体管的栅极连接至第一输出端，所述第二晶体管的漏极作为所述第二个动态单元的第二输出端；

第三个动态单元包括第三晶体管、第四晶体管和第五晶体管，所述第二输出端与所述第一反相器的输入端连接，所述第一反相器的输出端与所述第三晶体管的栅极连接，所述第一反相器的输入端与所述第五晶体管的栅极连接，所述第四晶体管为串联在中间的晶体管，所述第四晶体管的漏极与所述第二反相器的输入端连接，所述第二反相器的输出端作为所述触发器电路的输出端；

所述晶体管为n型晶体管；

所述第一个动态单元包括第六晶体管和第七晶体管，所述第一晶体管的漏极通过所述第六晶体管连接至电源端，所述第一晶体管的源极通过所述第七晶体管连接至接地端，所述第一晶体管的栅极连接第二时钟信号，所述第六晶体管的栅极连接第二输入信号，所述第七晶体管的栅极连接第一输入信号；

所述第二个动态单元包括第八晶体管和第九晶体管，所述第二晶体管的漏极通过所述第八晶体管连接至电源端，所述第二晶体管的源极通过所述第九晶体管连接至接地端，所述第八晶体管的栅极连接所述第二时钟信号，所述第九晶体管的栅极连接第一时钟信号；

所述第四晶体管的栅极连接所述第一时钟信号；

所述第一反相器包括第十晶体管、第十一晶体管、第一电子开关和第二电子开关；

所述第十晶体管的漏极与电源端连接，所述第十晶体管的源极与所述第十一晶体管的漏极连接，所述第十一晶体管的源极连接至接地端，所述第十一晶体管的栅极作为所述第一反相器的输入端，所述第十一晶体管的漏极作为所述第一反相器的输出端；

所述第一电子开关的第一端与电源端连接，所述第一电子开关的第二端与所述第二电子开关的第一端连接，所述第二电子开关的第二端与所述第一反相器的输出端连接，所述第一电子开关的控制端与所述第一反相器的输出端连接，所述第二电子开关的控制端与所述第一反相器的输入端连接。

2.根据权利要求1所述的一种基于单极型晶体管的触发器电路，其特征在于，所述晶体管为p型晶体管或n型晶体管。

3.根据权利要求1所述的一种基于单极型晶体管的触发器电路，其特征在于，所述触发器电路还包括第一电容、第二电容和第三电容；

所述第一输出端通过所述第一电容连接至接地端，所述第二输出端通过所述第二电容连接至接地端，所述第二反相器的输入端通过第三电容连接至接地端。

4.根据权利要求1所述的一种基于单极型晶体管的触发器电路，其特征在于，所述第一电子开关和第二电子开关均为晶体管。

5.一种基于单极型晶体管的芯片，其特征在于，包括触发器，所述触发器采用权利要求1-4任一项所述的一种基于单极型晶体管的触发器电路来实现。