[发明专利]用于减少读取-修改-写入操作的延迟的系统和方法

说明书

本发明题为“用于减少读取‑修改‑写入操作的延迟的系统和方法”。提供了包括存储器和控制器的存储设备的各方面，该存储设备允许减少在来自主机的数据长度在两端处与控制器的写入长度未对齐时的读取‑修改‑写入操作的延迟。当控制器从主机设备接收到针对数据的写入命令时，控制器执行对头部部分的第一读取，并且在执行第一读取之后立即执行对尾部部分的第二读取。控制器执行头部部分或尾部部分中的一者的单一L2P转换，将与头部部分和尾部部分相关联的数据读出到锁存器中一次，并且针对头部部分和尾部部分从锁存器读取数据而无需执行另一数据读出。然后，控制器在执行第一读取和第二读取之后响应于写入命令而写入数据。

背景技术

技术领域

本公开总体上涉及电子设备，并且更具体地涉及存储设备。

背景技术

存储设备使得用户能够存储和检索数据。存储设备的示例包括非易失性存储器设备。非易失性存储器通常在通电循环之后保留数据。非易失性存储器的示例是闪存存储器，其可包括一个或多个管芯上的NAND单元阵列。闪存存储器可存在于固态设备(SSD)、安全数字(SD)卡等中。

闪存存储设备可存储与数据相关联的控制信息。例如，闪存存储设备可维持控制表，这些控制表包括逻辑地址到物理地址的映射。该控制表用于跟踪逻辑扇区或块在闪存存储器中的物理位置。控制表存储在非易失性存储器中，以使得能够在通电循环之后访问所存储数据。

闪存存储设备通常具有最小长度的数据，该数据可在单一时间从闪存存储器读取以及写入闪存存储器。例如，典型的闪存存储设备可一次读取或写入4KB数据(例如，闪存存储装置具有4KB的读取长度或写入长度，或4KB控制器操作单元)。因此，当闪存存储设备接收到针对已与闪存存储设备的控制器操作单元对齐的数据的写入命令(例如，接收到4KB数据)时，闪存存储设备可简单地执行主机命令以将数据写入存储器中。

然而，当闪存存储设备接收到针对与闪存存储设备的控制器操作单元未对齐的数据的写入命令(例如，小于以上示例中的4KB的数据)时，闪存存储设备通常执行读取-修改-写入(RMW)操作以在将数据写入存储器之前将写入命令与控制器操作单元对齐。例如，如果闪存存储设备接收到针对512字节数据的写入命令，则闪存存储设备可通过以下方式执行RMW：从存储器读取大约3.5KB的相邻数据，修改写入命令以将512字节和3.5KB合并成4KB数据(例如，与写入长度对齐)，并且将所对齐数据写入闪存存储器。

发明内容

本文公开了一种存储设备的一个方面。所述存储设备包括被配置为存储数据的存储器和控制器。所述控制器被配置为从主机设备接收包括一个或多个所请求逻辑地址的针对所述数据的写入命令，其中与所述一个或多个所请求逻辑地址相关联的数据长度与所述控制器的写入长度不对齐。所述控制器被进一步配置为执行对与包括至少一个先前逻辑地址的头部部分相关联的所述数据的第一读取，以及对与包括至少一个后续逻辑地址的尾部部分相关联的所述数据的第二读取。所述控制器被进一步配置为将与所述头部部分和所述尾部部分相关联的所述数据从所述存储器读出到一个或多个锁存器中，在读出所述数据之后，针对所述头部部分或所述尾部部分中的一者从所述一个或多个锁存器读取所述数据，并且针对所述尾部部分或所述头部部分中的另一者从所述一个或多个锁存器读取所述数据而无需执行另一读出。所述控制器被进一步配置为在执行所述第一读取和所述第二读取之后响应于所述写入命令而写入所述数据。