[发明专利]基于源极应力层的GaN器件及制备方法

说明书

本发明的基于源极应力层的GaN器件及制备方法，通过位于源极及栅极之间的SiN张应力层，引入外部应力，以调节GaN沟道层内的二维电子气，从而可降低势垒层中的Al或In组分的含量及势垒层的厚度，以降低制备工艺难度；通过将SiN张应力层仅置于源极及栅极之间的源极输入区，可只在源极输入区引入应力，增强源极输入区的二维电子气，提高GaN器件的电学性能，且可避免SiN张应力层全覆盖势垒层所造成的栅极区域的阈值电压变化，以及漏极区域所造成的耐压变化；SiN张应力层可直接在购置的常规外延片上通过进一步的加工制备，提高了操作便捷性。

技术领域

本发明属于半导体技术领域，涉及一种基于源极应力层的GaN器件及制备方法。

背景技术

作为第三代半导体材料的代表，氮化镓（GaN）具有如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等许多优良的特性。因此，基于GaN的第三代半导体器件，由于其高耐压、高频特性，现广泛应用于基站、通讯、雷达等中。

GaN器件区别于Si器件或者其它III-V族器件，其是完全通过电压调制沟道内的载流子的密度。由于GaN材料的压电特性，GaN器件主要通过施加外部应变力，以用来调节AlGaN过渡层/GaN沟道层的二维电子气（2DEG）浓度，进而进行载流子的输运控制。

常规GaN器件的制备方案中，主要通过GaN沟道层上的势垒层如AlGaN势垒层或InAlN势垒层的极化效应，以在GaN沟道层的表面产生二维电子气，其中，二维电子气的密度是影响GaN器件电学性能的重要因素，而这层二维电子气的密度可通过势垒层的厚度或Al组分与In组分的不同含量进行调节。但由于位于上层的AlGaN势垒层或InAlN势垒层与位于下层的GaN沟道层存在较大的晶格不匹配，因此，势垒层中的Al组分或In组分的含量及厚度很难进一步提高，从而难以进一步的提高二维电子气的密度，限制了GaN器件的电学性能。

因此，提供一种基于源极应力层的GaN器件及制备方法，以通过外部应力层的引入，提高载流子的输入，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于源极应力层的GaN器件及制备方法，用于解决现有技术中由于AlGaN势垒层或InAlN势垒层与GaN沟道层存在较大的晶格不匹配，使得势垒层中的Al组分或In组分的含量及厚度难以提高，限制了二维电子气的密度的提高，从而限制了GaN器件的电学性能的提高的问题。

为实现上述目的及其他相关目的，本发明提供一种基于源极应力层的GaN器件的制备方法，包括以下步骤：

提供衬底；

于所述衬底上形成依次堆叠设置的缓冲层、GaN沟道层及势垒层；

于所述势垒层上形成SiN张应力层；

于所述势垒层上形成源极、漏极及栅极，其中，所述SiN张应力层位于所述源极及栅极之间的源极输入区。

可选地，形成所述SiN张应力层的条件包括以SiH₄、NH₃及N₂作为气源，且NH₃/SiH₄在0.7~0.9；温度为220℃~250℃、压强为850mTorr~950mTorr。

可选地，形成的所述SiN张应力层的厚度范围包括30nm~50nm。

可选地，形成的所述势垒层包括AlGaN势垒层或InAlN势垒层，其中，所述AlGaN势垒层的厚度范围包括10nm~25nm，所述InAlN势垒层的厚度范围包括5nm~10nm。

可选地，形成的所述SiN张应力层的侧壁分别与所述源极的侧壁及栅极的侧壁相接触。

本发明还提供一种基于源极应力层的GaN器件，所述GaN器件包括：