[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；在所述第一区和第二区的衬底内分别形成若干源漏掺杂层、若干栅结构、以及初始第一介质层；在所述初始第一介质层表面形成第一掩膜层，所述第一区上和第二区上的第一掩膜层内分别具有若干第一开口，所述第一开口位于源漏掺杂层上，且在所述第一区上的第一开口密度和在第二区上的第一开口密度不同；在第一区和第二区的第一掩膜层内形成若干第二开口，所述第二开口位于栅结构上。从而，改善了半导体结构的性能和可靠性。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路(ULSI)的芯片集成度已经高达几亿乃至几十亿个器件的规模，多层金属互连技术(Multi-level Metal Interconnect)广泛得以使用。

然而，随着器件密度的增加，形成的互连结构之间容易短路；互连结构关键尺寸的持续减小，也容易导致互连结构与器件之间发生断路，从而影响半导体器件的性能和可靠性。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提高半导体器件的性能和可靠性。

为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；在所述第一区和第二区的衬底内分别形成若干源漏掺杂层、位于第一区和第二区的相邻源漏掺杂层之间的若干栅结构、以及位于衬底和栅结构表面的初始第一介质层；在所述初始第一介质层表面形成第一掩膜层，所述第一区上和第二区上的第一掩膜层内分别具有若干第一开口，所述第一开口位于源漏掺杂层上，且在所述第一区上的第一开口密度和在第二区上的第一开口密度不同；在第一区和第二区的第一掩膜层内形成若干第二开口，所述第二开口位于栅结构上。

可选的，形成所述第二开口的方法包括：在形成第一掩膜层后，在所述第一掩膜层表面形成第二开口图形化层，所述第二开口图形化层暴露出部分或全部第一区和第二区的栅结构上的第一掩膜层表面；以所述第二开口图形化层为掩膜，刻蚀所述第一掩膜层，直至暴露出初始第一介质层。

可选的，所述源漏掺杂层顶面与所述初始第一介质层顶面之间具有第一间距，且所述第一掩膜层的厚度小于所述第一间距。

可选的，所述第一掩膜层的厚度范围为100埃至700埃。

可选的，形成所述第二开口的方法还包括：在形成所述第二开口图形化层前，分别在第一区和第二区的第一开口的侧壁面形成第一侧墙。

可选的，形成所述第一侧墙的方法包括：在所述第一掩膜层表面及所述初始第一介质层表面形成侧墙材料层；回刻蚀所述侧墙材料层，直至暴露出所述第一掩膜层表面及所述初始第一介质层表面。

可选的，形成所述第一掩膜层的方法还包括：在形成所述第二开口前，在所述初始第一介质层表面形成第一掩膜材料层；在所述第一掩膜材料层表面形成第一开口图形化层，所述第一开口图形化层暴露出第一区和第二区的至少部分源漏掺杂层上的第一掩膜材料层表面；以所述第一开口图形化层为掩膜，刻蚀所述第一掩膜材料层，直至暴露出所述初始第一介质层。

可选的，还包括：在形成所述第二开口后，以所述第一掩膜层为掩膜刻蚀所述初始第一介质层，直至暴露出第一区和第二区的栅结构以及源漏掺杂层表面，以形成第一介质层，并且，所述第一区上和第二区上的第一介质层内分别具有若干第一互连开口以及若干第二互连开口，所述第一互连开口暴露出至少部分第一区和第二区的源漏掺杂层表面，所述第二互连开口暴露出至少部分第一区和第二区的栅结构表面。

可选的，还包括：在形成所述第一掩膜层之前，在所述初始第一介质层表面形成第一停止层。