[发明专利]垂直半导体装置

权利要求书

1.一种垂直半导体装置，包括：

堆叠结构，其包括交替重复堆叠的绝缘层和栅电极，所述堆叠结构与衬底的上表面间隔开；

沟道结构，其包括电荷存储结构和沟道，所述沟道结构穿过所述堆叠结构；以及

下部连接结构，其形成在所述衬底上，所述下部连接结构与所述沟道和所述衬底电连接，其中

所述下部连接结构的侧壁包括突出部，所述突出部设置在从所述衬底的所述上表面开始的所述侧壁在竖直方向上的中心部分处。

2.根据权利要求1所述的垂直半导体装置，其中，所述下部连接结构接触所述衬底的表面，并且所述下部连接结构填充所述衬底的所述上表面与所述堆叠结构之间的间隙。

3.根据权利要求2所述的垂直半导体装置，其中，所述下部连接结构包括保护图案和具有导电性的沟道连接图案，并且所述保护图案的端部对应于所述突出部。

4.根据权利要求3所述的垂直半导体装置，其中，所述沟道连接图案共形地形成在所述间隙的上表面、所述沟道的侧壁和所述间隙的下表面上，并且其中，所述保护图案被设置在形成在所述间隙的所述上表面上的所述沟道连接图案和形成在所述间隙的所述下表面上的所述沟道连接图案之间。

5.根据权利要求3所述的垂直半导体装置，其中，所述保护图案包括在相同的蚀刻工艺中其蚀刻速率低于所述沟道连接图案的蚀刻速率的材料。

6.根据权利要求3所述的垂直半导体装置，其中，所述沟道连接图案包括掺杂有导电杂质的多晶硅。

7.根据权利要求6所述的垂直半导体装置，其中，所述保护图案包括未掺杂的多晶硅。

8.根据权利要求6所述的垂直半导体装置，其中，所述保护图案包括绝缘材料或掺杂有非导电杂质的多晶硅。

9.根据权利要求3所述的垂直半导体装置，其中，所述保护图案的上表面和下表面具有斜面，并且所述保护图案具有在第二方向上朝向其端部的尖锐的形状。

10.根据权利要求3所述的垂直半导体装置，其中，接缝被包括在所述保护图案中。

11.根据权利要求1所述的垂直半导体装置，还包括在所述下部连接结构和所述堆叠结构之间的支撑层。

12.根据权利要求1所述的垂直半导体装置，还包括覆盖所述堆叠结构和所述下部连接结构的侧壁的绝缘间隔件，以及接触所述绝缘间隔件和所述衬底并在第一方向上延伸的共源极图案。

13.根据权利要求1所述的垂直半导体装置，其中：

所述沟道结构形成在沟道孔中，所述沟道孔延伸穿过所述堆叠结构到所述衬底的上部，并且

所述电荷存储结构形成在所述沟道孔的高于所述下部连接结构的上侧壁上，并且所述沟道接触所述电荷存储结构和所述下部连接结构并具有圆柱形形状。

14.根据权利要求1所述的垂直半导体装置，其中，所述沟道包括上沟道和下沟道，所述上沟道和所述下沟道在竖直方向上彼此间隔开，并且所述下部连接结构与所述上沟道和所述下沟道电连接。

15.根据权利要求1所述的垂直半导体装置，其中，所述沟道包括上沟道、下沟道和连接部分，其中，所述连接部分连接所述上沟道和所述下沟道，并且所述连接部分的宽度小于所述上沟道和所述下沟道中的每一个的宽度。

16.根据权利要求1所述的垂直半导体装置，还包括：

电路图案，其形成在下衬底上；

下绝缘中间层，其覆盖所述电路图案；以及

下导电图案，其形成在所述下绝缘中间层上，其中

所述衬底设置在所述下导电图案上。