[发明专利]具有自适应命令处理的非易失性存储系统

说明书

一种设备包含多个存储器裸片和耦合到所述多个存储器裸片的控制器。所述控制器配置成以缩短执行随机读取命令所需的总时间的方式选择性地处理所述多个随机读取命令。

背景技术

本申请涉及半导体存储器，并且更具体地说，涉及非易失性存储器。

半导体存储器广泛用于各种电子装置(例如蜂窝式电话、数码相机、个人数字助理、医学电子装置、移动计算装置、膝上型计算机、台式计算机、服务器、固态驱动器、非移动计算装置和其它装置)中。半导体存储器可包含非易失性存储器或易失性存储器。即使在非易失性存储器未连接到电力源(例如电池)时，非易失性存储器也允许存储和保存信息。非易失性存储器的实例包含闪存存储器(例如NAND型和NOR型闪存存储器)、电可擦除可编程只读存储器(EEPROM)等。

每秒的输入/输出操作(IOPS)为用于表征存储器系统的性能测量。随机IOPS(以不连续方式存取存储装置上的位置)为常用于对可移除存储器装置进行分类的一个基准(测量)程序。存储器系统需要具有较高随机IOPS。然而，针对低成本非易失性存储器系统，达成较高随机IOPS为困难的。

附图说明

编号相似的元件在不同图式中指代公用组件。

图1A为存储器装置的功能框图。.

图1B为描绘存储器结构的一个实例的框图。

图2为描绘存储器系统的实施例的框图。

图3描绘多平面多裸片闪存存储器系统的实施例。

图4描绘包含两个存储器平面的闪存存储器系统的实施例。

图5展示用于图4的存储器系统的示例时序图。

图6描绘包含芯片上高速缓存的闪存存储器系统的实施例。

图7展示用于图6的存储器系统的示例时序图。

图8A到8B描绘多裸片闪存存储器系统的实施例。

图9为描述用于操作图8A的多裸片闪存存储器系统的进程的一个实施例的流程图。

图10为用于图9的进程的示例实施方案的时序图。

图11为描述用于操作图8A的多裸片闪存存储器系统的进程的另一实施例的流程图。

图12为用于图11的进程的示例实施方案的时序图。

具体实施方式

一些非易失性存储装置需要低成本实施方案。为满足这些要求，用于此类低成本非易失性存储装置的存储器控制器通常限于具有单个处理器、有限RAM量(例如约500KB)、相对较低的处理能力和无硬件加速或自动化。尽管如此，达成较高随机IOPS为合乎需要的，甚至在低成本非易失性存储装置中也是合乎需要的。

为解决上文所描述的问题，提出包含多个存储器裸片和耦合到多个存储器裸片的控制器的非易失性存储装置。控制器可为低成本控制器(例如包含单个处理器、有限RAM量、相对较低的处理能力和无硬件自动化)且配置成选择性地处理多个随机读取命令以缩短并且优选地最小化执行随机读取命令所需的总时间。特定来说，控制器配置成选择性地处理多个随机读取命令以增加并且优选地最大化多个存储器裸片处的平行读取操作的数目，且减少多个存储器裸片执行读取感测操作所需的时间。