[发明专利]选通器件、阻变存储器及其操作方法

说明书

本发明公开了一种选通器件、阻变存储器及其操作方法，其中，该选通器件包括：底电极、阻变功能层、阻断选择层以及顶电极，阻变功能层设置于底电极上；阻断选择层设置于阻变功能层上；顶电极设置于阻断选择层上；其中，阻断选择层与阻变功能层之间电性串联，阻断选择层具有阻断特性，阻断特性为：在正常工作电流状态下具有导电性能，同时在超出正常工作电流的高工作电流状态下转变为低导电性能。本发明通过选通器件，实现了在偶发情况下交叉阵列中，即便存在旁路泄露电流效应也不会造成存储单元阵列操作失控，例如对其他存储单元出现误读或擦写操作时效等问题；同时，还有效控制了选通器件的面积尺寸，使得器件易于实现高密度集成。

技术领域

本发明属于半导体器件及集成电路领域，具体是一种具有阻断作用的选通器件、阻变存储器及其操作方法。

背景技术

阻变存储器(Resistive switching Random Access Memory，RRAM)具有快速、低功耗的编程过程、良好耐久性、良好的尺寸缩小能力，以及三维集成特性等优良性能，可应用于未来的存储以及神经网络加速功能的新型器件。然而，具有高存储密度的基于1R结构(R：RRAM)的交叉阵列(单元面积为4F²/n，其中F是特征尺寸，n为三维集成的层数)会遭遇旁路电流(Sneak Path)引起的交叉串扰的问题，造成对于阵列中目标单元器件的读写操作错误的问题。

为了解决上述问题，现有如下三种解决方案：

方案1：选择具有高非线性电流-电压(C-V)特性1R结构[1]；

方案2：将RRAM器件与选通管(通常为具有双向开关特性的二端非线性器件)集成在一起，构成1S1R结构[2]；

方案3：可以选择MOS晶体管(T：Transistor)构成1T1R结构，通过晶体管的开启和关闭控制器件的选中[3]。

现有解决方案虽可以解决上述技术问题，但仍然具有一定的缺陷，具体如下：

对于方案1：采用1R结构，由于R被硬击穿导致的旁路泄漏电流效应比较严重，严重性甚至高于方案2采用1S1R结构的器件(具体参照下文描述)。

对于方案2：采用1S1R结构，通常要求作为选通管(S：Selector)的器件结构需要具：双向开关特性、高的开态电流、高的开关态比(＞10³)、高的循环开关次数(＞10¹⁰cycles)等高性能指标，但目前为止，开发如此高性能的选通管，尚没有较好的解决方案与路线；另外，在遇到偶发的高电压等特殊情况下，会出现二端的S与R同时发生硬击穿，使得1S1R单元达到电阻值极低的导通状态，因此不仅使得该单元结构完全失效，而且同时也会使得对该单元所在的行列上的其它单元的操作(读、写、擦除等)处于失控状态，导致交叉阵列中存在的旁路泄漏电流效应(Sneak Path)严重影响阵列操作可靠性；

对于方案3：如果采用1T1R单元结构，则其单元面积显著增加，单元面积的典型值为(＞8F²)，而且1T1R阵列结构的面积主要取决于晶体管的面积(与R所需要的最大电流关联，其典型值在10uA-10mA之间)，并且由于采用MOS晶体管与R构成交叉阵列单元，1T1R结构实现三维集成非常困难，进而限制了RRAM阵列的可缩小与高密度集成的特性，难以充分体现RRAM所拥有的良好尺寸缩小能力以及三维集成特性的潜力，实现高密度集成的目标。

发明内容

(一)要解决的技术问题

为了解决在现有选通器件结构中，无法实现高密度集成以及同时避免在偶发状况中交叉阵列存在因旁路泄漏电流效应导致阵列操作失控的技术问题，本发明公开了一种选通器件、阻变存储器及其操作方法。

(二)技术方案