[发明专利]利用单次曝光形成多层图案的具有三种状态的光掩模

权利要求书

1.一种制造集成电路的方法，包括：

接收具有第一层图案和第二层图案的集成电路设计结构，其中，所述第一层图案限定将被形成在衬底上的第一材料层中的至少一个第一部件，且所述第二层图案限定将被形成在第二材料层中的至少一个第二部件，其中，所述第二材料层设置在所述第一材料层上；

根据第一偏差调节所述第一部件；

根据与所述第一偏差不同的第二偏差调节所述第二部件；

然后，组合所述第一部件和所述第二部件以形成组合集成电路图案；以及

产生限定所述组合集成电路图案的下线数据以用于制造掩模，

所述掩模包括具有第一透射率的掩模衬底；

具有第二透射率的第一掩模材料层，被图案化以具有限定所述第一层图案的多个第一开口；

具有第三透射率的第二掩模材料层，被图案化以具有限定所述第二层图案的多个第二开口；

其中，所述第三透射率小于所述第一透射率的6％，所述第二透射率介于所述第一透射率的20％和80％之间，所述第一透射率和所述多个第一开口的尺寸共同确定所述第一部件的临界尺寸。

2.根据权利要求1所述的方法，还包括：

在所述掩模衬底上设置所述第一掩模材料层；

在所述第一掩模材料层上设置所述第二掩模材料层；

在所述第二掩模材料层上涂布第一光刻胶层；

在所述第一光刻胶层上涂布第二光刻胶层；以及

基于所述下线数据对所述第一光刻胶层和所述第二光刻胶层实施电子束曝光工艺，从而同时在所述第一光刻胶层中形成所述第一部件的第一潜在部件以及在所述第二光刻胶层中形成所述第二部件的第二潜在部件。

3.一种制造半导体器件的方法，所述方法包括：

提供掩膜，其中所述掩膜包括：

第一掩模材料层，位于掩模衬底的上方，并根据集成电路的第一层图案来图案化，其中，所述掩模衬底具有第一透射率，并且所述第一掩膜材料层具有限定所述第一层图案的多个第一开口，其中，所述第一掩模材料层具有第二透射率；和

第二掩膜材料层，位于所述第一掩膜材料层上方，并根据所述集成电路的第二层图案来图案化，其中，所述第一层图案和所述第二层图案是所述集成电路的部件的不同图案，其中，所述第二掩模材料层具有限定所述第二层图案的多个第二开口，并且所述第二掩模材料层具有第三透射率；

提供半导体衬底，所述半导体衬底具有第一光刻胶层和位于所述第一光刻胶层上方的第二光刻胶层，其中，所述第一光刻胶层和所述第二光刻胶层具有不同的曝光阈值；和

对所述第一光刻胶层和所述第二光刻胶层执行光刻曝光工艺，从而在所述第一光刻胶层中形成所述第一层图案的第一部件，在所述第二光刻胶层中形成所述第二层图案的第二部件，

其中，衰减材料层插入到所述第一光刻胶层和所述第二光刻胶层之间，在形成所述第一部件以及所述第二部件的整个过程中，所述衰减材料层使得到达所述第一光刻胶层的曝光光束仅仅是投射到所述第二光刻胶层上的曝光辐射的一部分，

其中，所述第三透射率小于所述第一透射率的6％，所述第二透射率介于所述第一透射率的20％和80％之间，所述第一透射率和所述多个第一开口的尺寸共同确定所述第一部件的临界尺寸。

4.根据权利要求3所述的方法，其中，所述第一部件是通孔部件。

5.根据权利要求4所述的方法，其中，所述第二部件是线部件。

6.根据权利要求3所述的方法，进一步包括：

显影所述第一光刻胶层的所述第一部件；和

显影所述第二光刻胶层的所述第二部件。

7.根据权利要求6所述的方法，还包括：在所述显影所述第一部件与所述显影所述第二部件之间执行至少一个蚀刻步骤。

8.根据权利要求6所述的方法，还包括：

用所述第一部件作为掩模元件以限定第一介电层中的通孔；和

用所述第二部件作为掩蔽元件以限定位于所述第一介电层上方的第二介电层中的沟槽。