[发明专利]一种TDI CCD上电时序控制电路

说明书

本申请公开了一种TDI CCD上电时序控制电路，包括：FPGA，用于在得电后产生对上电时序进行控制的控制信号；线性稳压器，用于根据控制信号产生供电电压，并将供电电压输出至TDI CCD；控制电路，用于在FPGA得电时使线性稳压器的使能端被禁止，并在FPGA得电后使线性稳压器的使能端工作且接收控制信号，以使线性稳压器产生供电电压。本申请公开的上述技术方案，利用控制电路在FPGA得电时使线性稳压器不产生供电电压，而在FPGA得电后使线性稳压器产生供电电压，以避免因FPGA在得电时未产生控制信号而使得TDI CCD的供电电源的上电时序出现不可控的情况，从而避免TDI CCD在上电时出现损坏。

技术领域

本申请涉及TDI CCD技术领域，更具体地说，涉及一种TDI CCD上电时序控制电路。

背景技术

TDI CCD(Time Delayed and Integration Charge Coupled Device，时间延迟积分电荷耦合器件)可以将光子信号转换为电子信号，再结合数字图像处理技术，从而将图像显示出来，其具有信噪比高、动态范围大、可靠性高等诸多优点，被广泛应用于各种高性能的成像系统中。TDI CCD工作需要多种供电电源，且因其内部的特殊构造，对各种供电电源的上下电时序有着严格的要求，若上下电时序不满足要求，会引起TDI CCD出现损坏的现象。

目前，常见的TDI CCD上下电时序控制电路为：TDI CCD的供电电源由线性稳压器产生，采用FPGA(Field－Programmable Gate Array，现场可编程门阵列)产生控制时序的控制信号，通过控制信号控制线性稳压器的输出，从而达到控制供电电源的上下电顺序的目的，但是，由于这种控制方法在系统上电(给FPGA供电，同时把输入电源供给线性稳压器)瞬间，FPGA并未产生控制信号，此时，会使得TDI CCD的供电电源的上电时序出现不可控的情况，而这则会导致TDI CCD在上电时出现损坏。

综上所述，如何避免TDI CCD在上电时出现损坏，是目前本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的是提供一种TDI CCD上电时序控制电路，用于避免TDICCD在上电时出现损坏。

为了实现上述目的，本申请提供如下技术方案：

一种TDI CCD上电时序控制电路，包括：

FPGA，用于在得电后产生对TDI CCD的供电电源的上电时序进行控制的控制信号；

与所述TDI CCD相连的线性稳压器，用于根据所述控制信号产生供电电压，并将所述供电电压输出至所述TDI CCD；

与所述FPGA的输出端及所述线性稳压器的使能端相连的控制电路，用于在所述FPGA得电时使所述线性稳压器的使能端被禁止，以使得所述线性稳压器无法产生所述供电电压，并在所述FPGA得电后使所述线性稳压器的使能端工作且接收所述控制信号，以使所述线性稳压器产生所述供电电压；

与所述线性稳压器相连的输入电源，用于为所述线性稳压器进行供电。

优选的，所述线性稳压器包括在所述使能端接收高电平时被禁止的第一线性稳压器、在所述使能端接收低电平时被禁止的第二线性稳压器，所述第二线性稳压器的使能端与所述FPGA的输出端相连；

相应地，所述控制电路包括第一控制电路和第二控制电路：

所述第一控制电路包括反相器、第一下拉电阻，其中，所述反相器的输入端与所述FPGA的输出端相连，所述反相器的输出端与所述第一线性稳压器的使能端相连，所述第一下拉电阻的第一端与所述反相器的输入端及所述FPGA的输出端相连，所述第一下拉电阻的第二端接地；

所述第二控制电路包括第二下拉电阻，其中，所述第二下拉电阻的第一端与所述FPGA的输出端及所述第二线性稳压器的使能端相连，所述第二下拉电阻的第二端接地。