[发明专利]一种适用于5G-NR的并行交织器、解交织器以及方法

权利要求书

1.一种适用于5G-NR的并行交织器，其特征在于：包括至少两个比特交织模块、乒乓控制器、输入通道切换模块以及输出通道切换模块；

各个所述比特交织模块分别连接在所述输入通道切换模块以及所述输出通道切换模块之间，用于对输入的并行数据进行比特交织处理，所述并行数据的并行度为p，且p为任意并行度；

所述输入通道切换模块以及所述输出通道切换模块分别与所述乒乓控制器相连接，用于切换进行数据传输的所述比特交织模块；

所述乒乓控制器分别与各个所述比特交织模块相连接，用于控制所述比特交织模块的工作状态，以及输入通道和输出通道的切换，使一个所述比特交织模块接收并行数据时，另一所述比特交织模块输出并行数据，实现交替控制。

2.根据权利要求1所述的并行交织器，其特征在于：所述比特交织模块包括矩阵构建单元以及读写缓存器；

所述矩阵构建单元包括至少8个独立的RAM存储器，用于构建虚拟矩阵来存储所述并行数据；

所述读写缓存器包括至少8个容纳并行总线数据的寄存器，用于调整写入所述虚拟矩阵的所述并行数据，或调整从所述虚拟矩阵中读取的所述并行数据。

3.根据权利要求2所述的并行交织器，其特征在于：所述比特交织模块不包括读写缓存器，且所述输出通道切换模块后设有读写缓存器。

4.根据权利要求2所述的并行交织器，其特征在于：所述矩阵构建单元的所述RAM存储器构建的虚拟存储器行数与调制阶数相同。

5.一种适用于5G-NR的解交织器，其特征在于：包括至少两个解交织模块、乒乓控制器、输入通道切换模块以及输出通道切换模块；

各个所述解交织模块分别连接在所述输入通道切换模块以及所述输出通道切换模块之间，用于对输入的并行数据进行解交织处理，所述并行数据的并行度为p，p为任意并行度；

所述输入通道切换模块以及所述输出通道切换模块分别与所述乒乓控制器相连接，用于切换进行数据传输的所述解交织模块；

所述乒乓控制器分别与各个所述解交织模块相连接，用于控制所述解交织模块的工作状态，以及输入通道和输出通道的切换，使一个所述解交织模块接收并行数据时，另一所述解交织模块输出并行数据，实现交替控制。

6.根据权利要求5所述的解交织器，其特征在于：所述解交织模块包括矩阵构建单元以及读写缓存器；

所述矩阵构建单元包括至少8个独立的RAM存储器，用于构建虚拟矩阵来存储所述并行数据；

所述读写缓存器包括至少8个容纳并行总线数据的寄存器，用于调整写入所述虚拟矩阵的所述并行数据，或调整从所述虚拟矩阵中读取的所述并行数据。

7.根据权利要求6所述的解交织器，其特征在于：所述解交织模块不包括读写缓存器，且所述输入通道切换模块前设有读写缓存器，且所述输出通道切换模块后设有位拼接模块；所述位拼接模块用于将每个数据中无效的字节剔除，将有效部分拼接起来组成新的p字节数据。

8.一种适用于5G-NR的并行交织方法，其特征在于，包括以下步骤：

S1001：载入待处理的并行数据，所述并行数据的并行度为p，p为任意并行度；

S1002：采用乒乓控制方法选择工作的交织器；

S1003：对所述并行数据进行交织处理并输出交织后的并行数据；

所述乒乓控制方法包括：

检测交织器A的存储状态；当A未存储满时，切换输入通道到所述交织器A，并切换输出通道到交织器B；当A存储满后，切换输入通道到所述交织器B，并切换输出通道到交织器A。

9.根据权利要求8所述的并行交织方法，其特征在于：所述交织器包括至少8个独立的RAM存储器，用于构建虚拟矩阵。

10.一种适用于5G-NR的解交织方法，其特征在于，包括以下步骤：

S2001：载入待处理的并行数据，所述并行数据的并行度为p，p为任意并行度；

S2002：采用乒乓控制方法选择工作的解交织器；

S2003：对所述并行数据进行解交织处理并输出解交织后的并行数据；

所述乒乓控制方法包括：

检测解交织器A的存储状态；当所述解交织器A未存储满时，切换输入通道到所述解交织器A，并切换输出通道到解交织器B；当所述解交织器A存储满后，切换输入通道到所述解交织器B，并切换输出通道到解交织器A。