[发明专利]GOA电路及显示面板

说明书

本申请实施例提供一种GOA电路及显示面板，该GOA电路包括N级GOA单元，第n级GOA单元包括正向扫描控制模块、反向扫描控制模块、上拉模块、下拉模块以及功能模块，其中，2nN‑1，n、N均为正整数。本申请实施例提供的GOA电路及显示面板，通过精简电路架构，从而可以实现窄边框，降低制程和稳定性的风险。

技术领域

本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。

背景技术

GOA(英文全称：Gate Driver on Array，中文全称：集成栅极驱动电路)技术是将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，从材料成本和制作工艺两方面降低产品成本。现有的GOA电路结构较复杂，不利于版图设计，且难以实现窄边框。

发明内容

本申请实施例的目的在于提供一种GOA电路及显示面板，能够解决现有的GOA电路结构较复杂，不利于版图设计，且难以实现窄边框的技术问题。

本申请实施例提供一种GOA电路，包括N级GOA单元，第n级GOA单元包括正向扫描控制模块、反向扫描控制模块、上拉模块、下拉模块以及功能模块，其中，2nN-1，n、N均为正整数；

所述正向扫描控制模块接入正向信号、第n+1级时钟信号以及第n-2级扫描信号，并电性连接于第一节点以及第二节点，所述正向扫描控制模块用于根据所述正向信号、所述第n+1级时钟信号以及所述第n-2级扫描信号，拉高所述第一节点的电位以及控制所述第二节点的电位；

所述反向扫描控制模块接入反向信号、第n-1级时钟信号以及第n+2级扫描信号，并电性连接于所述第一节点以及所述第二节点，所述反向扫描控制模块用于根据所述反向信号、所述第n-1级时钟信号以及所述第n+2级扫描信号，拉高所述第一节点的电位以及控制所述第二节点的电位；

所述上拉模块接入恒压低电平信号、恒压高电平信号以及第n级时钟信号，并电性连接于所述第一节点以及扫描信号输出端，所述上拉模块用于根据所述恒压低电平信号、所述恒压高电平信号、所述第n级时钟信号以及所述第一节点的电位，控制所述扫描信号输出端的电位；

所述下拉模块接入所述恒压高电平信号以及所述恒压低电平信号，并电性连接于所述第一节点、所述第二节点以及所述扫描信号输出端，所述下拉模块用于根据所述恒压高电平信号、所述恒压低电平信号以及所述第二节的电位，拉低所述第一节点的电位以及所述扫描信号输出端的电位；

所述功能模块接入第一功能控制信号、第二功能控制信号、第三功能控制信号以及第四功能控制信号，并电性连接于所述下拉模块以及所述扫描信号输出端，所述功能模块用于根据所述第一功能控制信号、所述第二功能控制信号、所述第三功能控制信号以及所述第四功能控制信号，控制所述第一节点的电位以及所述扫描信号输出端的电位。

在本申请所述的GOA电路中，所述正向扫描控制模块包括第一晶体管以及第三晶体管；

所述第一晶体管的栅极电性连接于所述第n-2级扫描信号，所述第一晶体管的源极电性连接于所述正向扫描信号以及所述第三晶体管的栅极，所述第一晶体管的漏极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第n+1级时钟信号，所述第三晶体管的漏极电性连接于所述第二节点。

在本申请所述的GOA电路中，所述反向扫描控制模块包括第二晶体管以及第四晶体管；

所述第二晶体管的栅极电性连接于所述第n+2级扫描信号，所述第二晶体管的源极电性连接于所述反向扫描信号以及所述第四晶体管的栅极，所述第二晶体管的漏极电性连接于所述第一节点，所述第四晶体管的源极电性连接于所述第n-1级时钟信号，所述第四晶体管的漏极电性连接于所述第二节点。

在本申请所述的GOA电路中，所述上拉模块包括第七晶体管、第九晶体管以及第一电容；