[发明专利]一种基于可靠性快速测试的晶体管阵列结构设计方法

权利要求书

1.一种基于可靠性快速测试的晶体管阵列结构设计方法，其特征在于，该方法包括以下步骤：

(1)采用金属-氧化物-半导体场效应晶体管MOSFET作为单管结构，技术节点包含40nm和55nm，半导体层包含硅衬底、锗衬底和硅锗衬底，氧化物层包含氧化硅层、氧化铝层和氮氧化硅层。

(2)对若干单管结构进行矩阵排列，分别做局部共用栅极和局部共用漏极的处理，即同一物理列的单管结构的栅极通过金属连线共连，并接到栅极的测试pad端，同一物理行的单管结构的漏极通过金属连线共连，并接到漏极的测试pad端；将源极和衬底分别做全体公共连接，即所有单管结构的源极通过金属连线共连，并接到源极的测试pad端，所有单管结构的衬底通过金属连线互连，并接到衬底的测试pad端，形成晶体管阵列结构。

(3)在进行可靠性测试时，在阵列结构的栅极pad端施加栅极应力，漏极pad端加上漏极应力，源极pad端和衬底pad端接地或者0V电压进行测试。

2.根据权利要求1所述的一种基于可靠性快速测试的晶体管阵列结构设计方法，其特征在于，所述步骤(1)中，金属-氧化物-半导体场效应晶体管应具有能通过金属连线将栅极、漏极、源极和衬底外连到pad端的结构。

3.根据权利要求1所述的一种基于可靠性快速测试的晶体管阵列结构设计方法，其特征在于，版图绘制以及后续的设计检查与层次检查软件包含Cadence Virtuoso和CalibreMDP。

4.根据权利要求3所述的一种基于可靠性快速测试的晶体管阵列结构设计方法，其特征在于，设计检查方法包含设计规则检查、电学规则检查、版图与原理图比对、设计可制造检查。

5.根据权利要求1所述的一种基于可靠性快速测试的晶体管阵列结构设计方法，其特征在于，所述步骤(2)中，组成同一晶体管阵列的单管结构为同批次生成，其结构、尺寸和朝向需要保持一致，仅允许金属连线存在差异。

6.根据权利要求1所述的一种基于可靠性快速测试的晶体管阵列结构设计方法，其特征在于，所述步骤(2)中，m*n的阵列结构所需pad数为m+n+2个。

7.根据权利要求1-6任一项所述的一种基于可靠性快速测试的晶体管阵列结构设计方法，其特征在于，所述步骤(3)中，可靠性测试包含但不限于热载流子注入效应测试、负偏置电压不稳定性测试等。