[发明专利]三维存储器的制作方法有效
申请号: | 202010516676.1 | 申请日: | 2020-06-09 |
公开(公告)号: | CN111640761B | 公开(公告)日: | 2021-06-22 |
发明(设计)人: | 王健舻;曾明;杨星梅 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11568 | 分类号: | H01L27/11568;H01L27/11582 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 张海明;臧建明 |
地址: | 430078 湖北省武*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 三维 存储器 制作方法 | ||
1.一种三维存储器的制作方法,其特征在于,包括以下步骤:
提供衬底;
在所述衬底上堆叠形成至少两个叠层结构,以及形成沿第一方向贯穿各所述叠层结构的沟道孔;
在所述沟道孔的内侧壁以及在所述衬底位于所述沟道孔内的表面上形成功能层;
在所述功能层的内侧壁及底壁上形成牺牲层;
在所述沟道孔的底部且位于所述牺牲层远离所述衬底的表面上形成第二保护层;
在所述牺牲层的内侧壁上形成第一保护层;
刻蚀去除位于所述沟道孔的底部的所述功能层,形成延伸至所述衬底的通孔;
其中,所述功能层与所述第一保护层的刻蚀选择比大于1,所述功能层与所述牺牲层的刻蚀选择比大于1,所述第二保护层包括氧化硅,所述第一保护层包括氮化硅。
2.根据权利要求1所述的三维存储器的制作方法,其特征在于,所述功能层与所述第一保护层的刻蚀选择比为5至10。
3.根据权利要求1所述的三维存储器的制作方法,其特征在于,所述功能层与所述牺牲层的刻蚀选择比为5至10。
4.根据权利要求1所述的三维存储器的制作方法,其特征在于,所述牺牲层包括多晶硅。
5.根据权利要求4所述的三维存储器的制作方法,其特征在于,在所述牺牲层的内侧壁上形成所述第一保护层的步骤包括:
向所述沟道孔内通入氮气;
所述氮气与所述牺牲层的内侧壁发生反应生成氮化硅保护膜,所述氮化硅保护膜为所述第一保护层。
6.根据权利要求4所述的三维存储器的制作方法,其特征在于,在所述沟道孔的内侧壁以及在所述衬底位于所述沟道孔内的表面上形成功能层的步骤包括:
在所述沟道孔的内侧壁以及在所述衬底位于所述沟道孔内的表面上形成阻挡介质层;
在所述阻挡介质层内侧壁及底壁上形成电荷存储层;
在所述电荷存储层的内侧壁及底壁上形成隧穿介质层;
其中,所述阻挡介质层、所述隧穿介质层均为氧化硅层,所述电荷存储层为氮化硅层。
7.根据权利要求6所述的三维存储器的制作方法,其特征在于,刻蚀去除位于所述沟道孔的底部的所述功能层,形成延伸至所述衬底的通孔的步骤包括:
去除位于所述沟道孔的底部的所述第二保护层、所述牺牲层及所述隧穿介质层;其中,所述第二保护层、所述牺牲层以及所述隧穿介质层与所述第一保护层的刻蚀选择比均大于1;
去除位于所述沟道孔的底部的所述电荷存储层,其中,所述电荷存储层与所述阻挡介质层的刻蚀选择比大于1;
去除位于所述沟道孔的底部的所述阻挡介质层,形成贯穿位于所述沟道孔底部的所述功能层,并延伸所述衬底的通孔;其中,所述阻挡介质层与所述牺牲层的刻蚀选择比大于1。
8.根据权利要求7所述的三维存储器的制作方法,其特征在于,所述第二保护层、所述牺牲层以及所述隧穿介质层与所述第一保护层的刻蚀选择比为5至10。
9.根据权利要求7所述的三维存储器的制作方法,其特征在于,
所述电荷存储层与所述阻挡介质层的刻蚀选择比为5至8。
10.根据权利要求7所述的三维存储器的制作方法,其特征在于,
所述阻挡介质层与所述牺牲层的刻蚀选择比为5至10。
11.根据权利要求1-7任一项所述的三维存储器的制作方法,其特征在于,所述三维存储器的制作方法还包括:
刻蚀去除位于所述功能层的内侧壁及底壁上的所述牺牲层;
在所述功能层的内侧壁上形成沟道层,所述沟道层与所述衬底的外延区电性连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010516676.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的